Kỹ thuật vi xử lý - Phụ lục

Chia sẻ: Nguyen Nhi | Ngày: | Loại File: PDF | Số trang:9

Thêm vào BST

Báo xấu

98
lượt xem 12
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tài liệu tham khảo giáo trình Kỹ thuật vi xử lý gồm 2 phần - Phần 1 Lý thyết - Phụ lục

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Kỹ thuật vi xử lý - Phụ lục

Ph l c 1: Danh m c các t vi t t t s d ng trong giáo trình TT T vi t t t Ý nghĩa 1 ADC Analog Digital Converter 2 AEN Address Enable 3 ALE Address Last Enable 4 ALU Arithnetic and Logic Unit 5 ASCII American Standard Code for Information Interchange 6 BCD Binary Code for Decimal 7 BIU Bus Interface Unit 8 CLK Clock 9 CMOS Comprementary Metal Oxide Semiconductor 10 CPU Central Processal Unit 11 CRT Cathode Ray Tube 12 CU Control Unit 13 DAC Digital to Analog Converter 14 DEN Data Enable 15 DRAM Dinamic Random Access Memory 16 EU Excutive Unit 17 GND Ground 18 HLDA Hold Acknowlege 19 I/O In/Out 20 INTR Interrupt 21 LCD Liquid Crytal Display 22 LED Light Emiting Diode 23 MCU Micro Control Unit 24 MP Micro Processor 25 NMI None Markable Interrupt 26 NMOS Negative Metal Oxide Semiconductor 27 PMOS Positive Metal Oxide Semiconductor 28 PROM Programmable Read Only Memory 29 RAM Random Access Memory 30 ROM Read only memory 31 SRAM Static Random Access Memory - 243 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
Ph l c 2: T p l nh c a vi i u khi n h 8051 Nhóm l nh s h c (Mathematical (Arithmetic) Instructions) Hexa Instruction code Explanation Mnemonic Decimal D7 D6 D5 D4 D3 D2 D1 D0 ADD A, Rn 0 0 1 0 1 n2 n1 n0 28 ÷ 2F (A) ← (A) + (Rn) 00100101 25 (A) ← (A) + (direct) ADD A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 ADD A, @Ri 0010011I 26 ÷ 27 (A) ← (A) + ((Ri)) 00100100 24 (A) ← (A) + #data ADD A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 ADDC A, Rn 0 0 1 1 1 n2 n1 n0 38 ÷ 3F (A) ← (A) + (Rn) + (C) ADDC A, 00110101 35 (A) ← (A) + (direct) + direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (C) ADDC A, @Ri 0011011I 36 ÷ 37 (A) ← (A) + ((Ri)) + (C) ADDC A, 00110100 34 (A) ← (A) + #data +(C) #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 SUBB A, Rn 1 0 0 1 1 n2 n1 n0 98 ÷ 9F (A) ← (A) - (Rn) - (C) 10010101 95 (A) ← (A) - (direct) - SUBB A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (C) SUBB A, @Ri 1001011I 96 ÷ 97 (A) ← (A) - ((Ri)) - (C) 10010100 94 (A) ← (A) - #data -(C) SUBB A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 INC A 00000100 04 (A) ← (A) + 1 INC Rn 0 0 0 0 1 n2 n1 n0 08 ÷ 0F (Rn) ← (Rn) + 1 00000101 05 (direct) ← (direct) + 1 INC direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 INC @Ri 0000011I 06 ÷ 07 ((Ri)) ← ((Ri)) + 1 INC dptr 10100011 A3 (dptr) ← (dptr) + 1 DEC A 00010100 14 (A) ← (A) - 1 DEC Rn 0 0 0 1 1 n2 n1 n0 18 ÷ 1F (Rn) ← (Rn) - 1 00010101 15 (direct) ← (direct) - 1 DEC direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 DEC @Ri 0001011I 16 ÷ 17 ((Ri)) ← ((Ri)) - 1 - 244 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
(B15-8), (A7-0) ← MUL AB 10100100 A4 (A)×(B) DIV AB 10000100 84 (A15-8), (B7-0) ← (A)/(B) DA A 11010100 D4 Content of A la BCD Nhóm l nh Logic (Logic Instructions) Hexa Instruction code Explanation Decima Mnemonic D7 D6 D5 D4 D3 D2 D1 D0 l ANL A, Rn 0 1 0 1 1 n2 n1 n0 58 ÷ 5F (A) ← (A) AND (Rn) 01010101 55 (A) ← (A) AND (direct) ANL A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 ANL A, @Ri 0101011I 56 ÷ 57 (A) ← (A) AND ((Ri)) 01010100 54 (A) ← (A) AND #data ANL A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 01010010 52 (direct)←(direct) and ANL direct, A a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (A) 01010011 53 ANL direct, (direct)←(direct) and a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 #data #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 3 ORL A, Rn 0 1 0 0 1 n2 n1 n0 48 ÷ 4F (A) ← (A) OR (Rn) 01000101 45 (A) ← (A) OR (direct) ORL A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 ORL A, @Ri 0100011I 46 ÷ 47 (A) ← (A) OR ((Ri)) 01000100 44 (A) ← (A) OR #data ORL A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 01000010 42 (direct)←(direct) OR ORL direct, A a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (A) 01000011 43 ORL direct, (direct)←(direct) OR a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 #data #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 3 XRL A, Rn 0 1 1 0 1 n2 n1 n0 68 ÷ 6F (A) ← (A) XOR (Rn) 01100101 65 (A) ← (A) XOR (direct) XRL A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 XRL A, @Ri 0110011I 66 ÷ 67 (A) ← (A) XOR ((Ri)) - 245 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
01100100 64 (A) ← (A) XOR #data XRL A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 01100010 62 (direct)←(direct) XOR XRL direct, A a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (A) 01100011 63 XRL direct, (direct)←(direct) XOR a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 #data #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 3 CLR A 11100100 E4 (A) ← 0 CPL A 11110100 F4 (A) ← (A) Quay tra i no i dung RL A 00100011 23 thanh ghi A Quay tra i no i dung RLC A 00110011 33 thanh ghi A va bit C Quay pha i no i dung RR A 00000011 03 thanh ghi A Quay pha i no i dung RRC A 00010011 13 thanh ghi A va bit C SWAP A 11000100 C4 (A3-0) ↔ (A7-4) Nhóm l nh di chuy n d li u (Data Transfer Instructions) Hexa Instruction code Explanation Mnemonic decimal D7 D6 D5 D4 D3 D2 D1 D0 E8 ÷ MOV A, Rn 1 1 1 0 1 n2 n1 n0 (A) ← (Rn) EF 11100101 E5 (A) ← (direct) MOV A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 MOV A, @Ri 1110011I E6 ÷ E7 (A) ← ((Ri)) 01110100 74 (A) ← #data MOV A, #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 MOV Rn, A 1 1 1 1 1 n2 n1 n0 F8 ÷ FF (Rn) ← (A) A8 ÷ MOV Rn, 1 0 1 0 1 n2 n1 n0 (Rn) ← (direct) AF direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 0 1 1 1 1 n2 n1 n0 78 ÷ 7F MOV Rn #data (Rn) ← #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 - 246 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
11110101 F5 (direct) ← (A) MOV direct, A a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 MOV direct, 1 0 0 0 1 n2 n1 n0 88 ÷ 8F (direct) ← (Rn) Rn a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 10000101 85 (direct) ← (direct) MOV direct, a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (source) direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 3 (destination) MOV direct, 1000011I 86 ÷ 87 (direct) ← ((Ri)) @Ri a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 01110101 75 MOV direct, (direct) ← #data a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 3 MOV @Ri, A 1111011I F6 ÷ F7 ((Ri)) ← (A) A6 ÷ MOV @Ri, 1010011I ((Ri)) ← (direct) A7 direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 MOV @Ri, 0111011i 76 ÷ 77 ((Ri)) ← (data) #data d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 10010000 (dptr) ← #data 15-0 90 MOV dptr, d15 d14 d13 d12 d11 d10 Byte 2 (dpH) ← #data 15-8 #data16 d9 d8 Byte 3 (dpL) ← #data 7-0 d7 d6 d5 d4 d3 d2 d1 d0 MOVC A, @A (A) ← ((A) + (dptr)) 10010011 93 + dptr External Ram MOVC A, @A (A) ← ((A) + (PC)) 10000011 83 + PC External Ram (A)←((Ri)) MOVX A, @Ri 1110001i E2 ÷ E3 External Ram MOVX A, (A)←((dptr)) 11100000 E0 @dptr External Ram MOVX @Ri, A 1111001i F2 ÷ F3 ((Ri)) ← (A) MOVX @ dptr, ((dptr)) ← (A) 11110000 F0 A (SP) ← (SP) + 1 11000000 C0 PUSH direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 ((SP)) ← (direct) - 247 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
(direct) ← ((SP)) 11010000 D0 POP direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (SP) ← (SP) - 1 C8 ÷ XCH A, Rn 1 1 0 0 1 n2 n1 n0 (A) ↔ (Rn) CF 11000101 C5 (A) ↔ (direct) XCH A, direct a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 C6 ÷ XCH A, @Ri 1100011i (A) ↔ ((Ri)) C7 D6 ÷ XCHD A, @Ri 1101011i (A3-0) ↔ ((Ri3-0)) D7 Nhóm l nh x lý bit (Bit Oriented Instructions) Hexa Instruction code Explanation Mnemonic decimal D7 D6 D5 D4 D3 D2 D1 D0 CLR C 11000011 C3 (C) ← 0 11000010 C2 (bit) ← 0 CLR bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 SETB C 11010011 D3 (C) ← 1 11010010 D2 (bit) ← 1 SETB bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 CPL C 10110011 B3 (C) ← (C) 10110010 B2 CPL bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 (bit) ← (/bit) 10000010 82 (C) ← (C) AND (bit) ANL C, bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 10110000 B0 ANL C, /bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 (C) ←(C) AND (/bit) 01110010 72 (C) ← (C) OR (bit) ORL C, bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 10100000 A0 ORL C, /bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 (C) ←(C) OR (/bit) 10100010 A2 (C) ← (bit) MOV C, bit b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 10010010 92 (bit) ← (C) MOV bit, C b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 - 248 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
Nhóm l nh chuy n quy n i u khi n (r nhánh) (Control Transfer Instructions) Hexa Instruction code Explanation Mnemonic decimal D7 D6 D5 D4 D3 D2 D1 D0 (PC) ← (PC) + 2 (SP) ← (SP) + 1 ((SP)) ← (PC7-0) ACALL addr A10 a9 a8 1 0 0 0 1 Byte 1 11 a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (SP) ← (SP) + 1 ((SP)) ← (PC15-8) (PC) ← page address (PC) ← (PC) + 3 (SP) ← (SP) + 1 00010010 12 ((SP)) ← (PC7-0) LCALL addr a15 a14 a13 a12 a11 a10 a9 a8 Byte 2 16 (SP) ← (SP) + 1 a7 a6 a5 a4 a3 a2 a1 a0 Byte 3 ((SP)) ← (PC15-8) (PC) ← addr15-0 (PC15-8) ← ((SP)) (SP) ← (SP) - 1 00100010 RET 22 (PC7-0) ←((SP)) (SP) ← (SP) - 1 (PC15-8) ← ((SP)) (SP) ← (SP) - 1 00110010 RETI 32 (PC7-0) ←((SP)) (SP) ← (SP) - 1 (PC) ← (PC) + 2 a10 a9 a8 0 0 0 0 1 Byte 1 AJMP addr 11 a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 (PC) ← page address 00000010 02 (PC) ← addr15-0 LJMP addr 16 a15 a14 a13 a12 a11 a10 a9 a8 Byte 2 a7 a6 a5 a4 a3 a2 a1 a0 Byte 3 (PC) ← (PC) + 2 10000000 80 SJMP rel r7 r6 r5 r4 r3 r2 r1 r0 Byte 2 (PC) ← (PC) + rel JMP @A + (PC) ← (A) + (dptr) 01110011 73 dptr - 249 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
(PC) ← (PC) + 2 01100000 60 JZ rel IF (A) = 0 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 2 (PC)←(PC) + rel (PC) ← (PC) + 2 01110000 70 IF (A) ≠ 0 then JNZ rel r7 r6 r5 r4 r3 r2 r1 r0 Byte 2 (PC)←(PC) + rel (PC) ← (PC) + 2 01000000 40 JC rel IF (C) = 1 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 2 (PC)←(PC) + rel (PC) ← (PC) + 2 01010000 50 JNC rel IF (C) = 0 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 2 (PC)←(PC) + rel (PC) ← (PC) + 3 00100000 20 JB bit, rel b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 IF (bit) =1 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 (PC)←(PC) + rel (PC) ← (PC) + 3 00110000 30 JNB bit, rel b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 IF (bit) = 0 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 (PC)←(PC) + rel (PC) ← (PC) + 3 00010000 10 IF (bit)= 1 then (bit) ← JBC bit, rel b7 b6 b5 b4 b3 b2 b1 b0 Byte 2 0 r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 (PC)←(PC) + rel (PC) ← (PC) + 3 IF (direct) < (A) then (C)←0 and 10110101 B5 CJNE A, direct, (PC)←(PC) + rel a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 rel r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 IF (direct) > (A) then (C)←1 and (PC)←(PC) + rel - 250 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n
(PC) ← (PC) + 3 IF #data < (A) then (C)←0 and 10110100 B4 CJNE A, #data, d7 d6 d5 d4 d3 d2 d1 d0 Byte 2 (PC)←(PC) + rel rel r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 IF #data > (A) then (C)←1 and (PC)←(PC) + rel (PC) ← (PC) + 3 IF #data < (Rn) then (C)←0 and 1 0 1 1 0 n2 n1 n0 B8 ÷ BF CJNE Rn, d7 d6 d5 d4 d3 d2 d1 d0 (PC)←(PC) + rel Byte 2 #data, rel r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 IF #data > (Rn) then (C)←1 and (PC)←(PC) + rel (PC) ← (PC) + 3 IF #data ((Ri)) then (C)←1 and (PC)←(PC) + rel (PC) ← (PC) + 2 (Rn) ← (Rn) – 1 1 1 0 1 1 n2 n1 n0 D8 ÷ DF DJNZ Rn, rel r7 r6 r5 r4 r3 r2 r1 r0 IF ((Rn)) ≠ 0 then Byte 2 (PC)←(PC) + rel (PC) ← (PC) + 3 11010101 D5 (direct) ← (direct) – 1 DJNZ direct, a7 a6 a5 a4 a3 a2 a1 a0 Byte 2 rel IF (direct) ≠ 0 then r7 r6 r5 r4 r3 r2 r1 r0 Byte 3 (PC)←(PC) + rel NOP 00000000 00 (PC) ← (PC) + 1 - 251 - Biên so n: Ks Dương Qu c Hưng Giáo Trình H Vi i u khi n