Bài giảng Vi xử lý: Chương 9 - Nguyễn Lý Thiên Trường

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:67

Thêm vào BST

Báo xấu

1
lượt xem 0
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Vi xử lý" Chương 9 - Chuyển đổi tương tự-số (ADC) và so sánh tương tự (ACOMP), được biên soạn gồm các nội dung chính sau: Giới thiệu; Hoạt động ADC trên ATmega324P; Lập trình ADC trên ATmega324P; So sánh tương tự (ACOMP). Mời các bạn cùng tham khảo!

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Vi xử lý: Chương 9 - Nguyễn Lý Thiên Trường

Chương 9 Chuyển đổi tương tự-số (ADC) và so sánh tương tự (ACOMP) Tài liệu tham khảo: 1. Chương 9: Chuyển đổi tương tự-số (ADC) và so sánh tương tự (ACOMP) (Giáo trình VXL) 2. Muhammad Ali Mazidi, AVR Microcontroller and Embedded Systems: Using Assembly and C, Pearson New International Edition, 2014. 3. Datasheet ATmega324P 4. https://nicerland.com/avr/ 5. http://www.hocavr.com/ 6. https://www.youtube.com/watch?v=Fr2K9pzec8g&list=PLgwJf8NK- 2e55CdbY_WnY6pejPHoojCkJ Nguyễn Lý Thiên Trường 1
9.1 Giới thiệu 9.2 Hoạt động ADC trên ATmega324P 9.3 Lập trình ADC trên ATmega324P 9.4 So sánh tương tự (ACOMP) Nguyễn Lý Thiên Trường 2
9.1 Giới thiệu ▪ Các tín hiệu vật lý bên ngoài hệ thống máy tính số hầu hết đều ở dạng tín hiệu tương tự (analog) như tín hiệu điện áp, dòng điện, tín hiệu từ cảm biến nhiệt độ, độ ẩm, áp suất, trọng lượng… ▪ Các hệ thống máy tính hoạt động dựa trên tín hiệu số → cần phải có bộ chuyển đổi tín hiệu tương tự sang tín hiệu số gọi là ADC (Analog to Digital Converter). Quá trình xử lý ngược lại gọi là DAC (Digital to Analog Converter): chuyển đổi tín hiệu số sang tín hiệu tương tự. ▪ Trong quá trình đo đạc, điều khiển,… để nhận dạng tín hiệu tương tự với giá trị chuẩn tham chiếu, ta thường sử dụng mạch so sánh tín hiệu tương tự gọi là ACOMP (Analog Comparator) cho ngõ ra là tín hiệu số mức 0/1 chỉ báo mức biên độ ngõ vào so với tín hiệu tham chiếu. Nguyễn Lý Thiên Trường 3
Ví dụ minh họa ADC và DAC 4
❖ Ví dụ ADC 4 bit sử dụng phương pháp xấp xỉ liên tục ▪ Vo = 0: bit = 0 ▪ Vo = 1: bit = 1 Tín hiệu Vo Analog 0, nếu 𝑉+ < 𝑉 − 𝑉𝑜 = ቊ 1, nếu 𝑉+ ≥ 𝑉 − Ban đầu 7.5V MSB 1000 1100 VDC: 5V 1010 6.25V Kết quả ▪ Bộ DAC có điện áp ngõ ra tính theo công thức: 𝑏 𝑏 𝑏 𝑏 5V 1000 1001 5.625V 𝑉 𝐷𝐶 = 𝑉 𝑟𝑒𝑓 ( 3 + 2 + 1 + 0 ) với Dout=b3b2b1b0 2 4 8 16 5.2V → 1000 Nguyễn Lý Thiên Trường 5
❖ Các thông số chính của ADC 1. Độ phân giải (Resolution): chính là độ lớn của 1 bước lượng tử (1LSB), phụ thuộc vào số bit nhị phân N biểu diễn giá trị số ADC và điện áp tham chiếu Vref, N càng lớn độ phân giải càng cao. Đôi khi N còn được sử dụng như là độ phân giải. Các ADC thường có độ phân giải 8, 10, 12, 16, 24 bit. 𝑉 ▪ Độ phân giải (RES) = 1LSB = ref 2𝑁 2. Điện áp tham chiếu Vref: là điện áp ngõ vào tham chiếu cho ADC dùng để xác định độ phân giải. Vref càng thấp độ phân giải càng cao. Lưu ý: điện áp ngõ vào ADC Vin ≤ Vref. 3. Thời gian chuyển đổi (Conversion time): là thời gian tính từ lúc áp điện áp tương tự ngõ vào đến khi ngõ ra (tín hiệu số) ổn định. Thời gian chuyển đổi phụ thuộc chủ yếu vào tần số xung CK đồng bộ hoạt động ADC và phương pháp chuyển đổi. 4. Giá trị số ngõ ra: có giá trị từ 0 đến 2N - 1 được tính theo công thức: 𝑉in 2𝑁 Lưu ý: ▪ Vin < Vref: Dout (số nguyên) = = 𝑉in × ▪ Các công thức này dùng cho ngõ RES 𝑉ref vào ADC là ngõ vào đơn. ▪ Vin = Vref (lý tưởng): Dout (FS) = 2N – 1 ▪ Giá trị số cao nhất ngõ ra ADC gọi là giá trị toàn thang (FS: Full Scale). ▪ Vin = Vref – 1LSB (thực tế): Dout (FS) = 2N – 1 6
Ví dụ: Các mức lượng tử ứng với Vref = 5V và số bit lượng tử N = 3, 4, 5. 4.375V 111 4.6875V 1111 4843.75mV 11111 4687.5mV 11110 4.375V 1110 4531.25mV 11101 4375mV 11100 3.75V 110 4.0625V 1101 4218.75mV 11011 4062.5mV 11010 3.75V 1100 3906.25mV 11001 3750mV 11000 3.125V 101 3.4375V 1011 3593.75mV 10111 3437.5mV 10110 3.125V 1010 3281.25mV 3125mV 10101 10100 2.8125V 1001 2968.75mV 10011 2.5V 100 2812.5mV 2656.25mV 10010 2.5V 1000 10001 2500mV 10000 2343.75mV 01111 2.1875V 0111 2187.5mV 01110 1.875V 011 2031.25mV 01101 1.875V 0110 1875mV 01100 1718.75mV 01011 1.5625V 0101 1562.5mV 01010 1.25V 010 1.25V 0100 1406.25mV 01001 1250mV 01000 1093.75mV 00111 0.9375V 0011 937.5mV 00110 781.25mV 0.625V 001 0.625V 0010 625mV 00101 00100 468.75mV 00011 0.3125V 0001 312.5mV 00010 156.25mV 00001 0V 000 0V 0000 0mV 00000 N=3 N=4 N=5 7
Ví dụ 1: Cho ADC 10 bit. a. Tính độ phân giải khi Vref=5V, Vref=2.56V. b. Tính Dout khi Vin=1V với Vref=5V, Vref=2.56V. Giải: a. Độ phân giải khi Vref=5V, Vref=2.56V. 𝑉ref Độ phân giải (RES) = 2𝑁 Vref (V) Vin (V) RES (mV) 5 0-5 5/210=4.88 2.56 0 - 2.56 2.56/210=2.5 b. Tính Dout khi Vin=1V với Vref=5V, Vref=2.56V. 𝑉in 2𝑁 Vin < Vref: Dout (số nguyên) = = 𝑉in × RES 𝑉ref ▪ Vref=5V→ Dout = 1000/4.88 = 205 = 00110011012 ▪ Vref=2.56V→ Dout = 1000/2.5 = 400 = 01100100002 Nguyễn Lý Thiên Trường 8
9.2 Hoạt động ADC trên ATmega324P Các ngõ vào Analog ADC0…ADC7 Ngõ vào điện áp tham chiếu ngoài. Ngõ vào điện áp tham chiếu kết nối với VCC (thông qua mạch lọc LC). Đây cũng là ngõ vào cấp nguồn cho khối ADC và PORTA hoạt động. 9
9.2 Hoạt động ADC trên ATmega324P ❖ Các thông số chính ADC của ATmeg324P ▪ Độ phân giải 10 bit, số mẫu cực đại/s=15Ksps. ▪ Sai số lượng tử: ±0.5 LSB, sai số tuyệt đối: ±2 LSB, sai số độ lợi: 1LSB → Xem GT VXL. ▪ Hợp kênh 8 ngõ vào đơn (SE – Single Ended). ▪ Ngõ vào vi sai (DIF – Differential) lập trình độ lợi x1, x10, x200. ▪ Ngõ vào đơn 0 - Vcc, ngõ vào vi sai 0 - Vcc. ▪ Lựa chọn Vref từ nguồn tham chiếu trong hay ngoài. ▪ Hỗ trợ 3 chế độ làm việc: chuyển đổi một lần, tự chạy, tự kích. ▪ Cho phép ngắt ADC. ❖ Các thanh ghi ADC: Địa chỉ MEM Tên thanh ghi Truy xuất bit Chức năng 0x78 ADCL Không Giá trị ADC byte thấp 0x79 ADCH Không Giá trị ADC byte cao 0x7A ADCSRA Có Điều khiển và trạng thái ADC A 0x7B ADCSRB Có Điều khiển và trạng thái ADC B 0x7C ADMUX Có Chọn Vref và kênh ADC ngõ vào 0x7E DIDR0 Có Cấm ngõ vào số 10
Sơ đồ khối ADC ❖ Thanh ghi ADMUX: chọn Vref và ngõ vào (đơn hay vi sai). ❖ Thanh ghi ADCSRA: điều khiển hoạt động và giám sát trạng thái bộ ADC ❖ Thanh ghi ADCSRB: chọn nguồn kích khi ADC hoạt động ở chế độ tự kích. ❖ Thanh ghi ADCH/ADCL: chứa nội dung số sau khi biến đổi xong. Điện áp tham chiếu Vref có thể lấy từ nguồn AVCC, 2.56V hay 1.1V bên trong, hoặc từ nguồn ngoài từ chân AREF. Các ngõ vào vi sai (-) lấy từ các chân ADC0..ADC2. Trường hợp ngõ vào vi sai độ lợi 8 ngõ vào đơn ADC0..ADC7 so với GND hoặc ngõ vào vi sai (+). chọn được x1, x10, x200. 11
❖ Các thanh ghi ADC 1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh 0x7C REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX ▪ Bit7:6- REFS1:REFS0: Reference Selection Bits Hai bit này chọn nguồn Vref cho ADC. Nếu các bit này thay đổi khi ADC đang chuyển đổi, nguồn Vref mới cập nhật sẽ không tác động cho đến khi ADC chuyển đổi xong (cờ ADIF=1). Lưu ý: Không được sử dụng nguồn Vref nội, hoặc nguồn AVcc khi đang có nguồn ngoài áp vào chân AREF! REFS1 REFS0 Chọn Vref 0 0 Sử dụng nguồn bên ngoài trên chân AREF. AVcc (có C1=100nF gắn ở chân AREF và chân GND 0 1 và mạch lọc LC2). 1.1V nguồn trong (có C1=100nF gắn ở chân AREF 1 0 và chân GND). 2.56V nguồn trong (có C1=100nF gắn ở chân AREF 1 1 và chân GND). Ví dụ dùng nguồn AVcc Nguyễn Lý Thiên Trường 12
❖ Các thanh ghi ADC 1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh 0x7C REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX ▪ Bit7:6- REFS1:REFS0: Reference Selection Bits o Trường hợp sử dụng nguồn tham chiếu nội (1.1V, hoặc 2.56V), nguồn AVcc=5V: Vref kết nối qua SW. Trường hợp sử dụng nguồn tham chiếu ngoài: Vref kết nối trực tiếp với chân AREF. o Lưu ý: Khi chân AREF nối với nguồn ngoài, không được sử dụng Vref kết nối nguồn tham chiếu nội, nguồn Avcc vì SW đóng sẽ gây SW ngắn mạch nguồn tại chân AREF! Nguyễn Lý Thiên Trường 13
1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh 0x7C REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX ▪ Bit 5- ADLAR: ADC Left Adjust Result Bit ADLAR quyết định kết quả đọc giá trị ADC trong thanh ghi ADCH/L. Nếu ADLAR=0 sẽ hiệu chỉnh phải, nghĩa là 10 bit ADC sẽ dịch phải, không sử dụng 6 bit cao của ADCH. Nếu ADLAR=1 sẽ hiệu chỉnh trái, nghĩa là 10 bit ADC sẽ dịch trái, không sử dụng 6 bit thấp của ADCL. Các bit không dùng (ký hiệu dấu -) có giá trị là 0. ADLAR = 0 (mặc định): hiệu chỉnh phải - - - - - - ADC9 ADC8 ADCH ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADC1 ADC0 ADCL ADLAR = 1: hiệu chỉnh trái ADC9 ADC8 ADC7 ADC6 ADC5 ADC4 ADC3 ADC2 ADCH ADC1 ADC0 - - - - - - ADCL Nguyễn Lý Thiên Trường 14
1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh 0x7C REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX ▪ Bit 4:0- MUX4:MUX0: Analog Channel and Gain Selection Bits Năm bit MUX4:MUX0 cài đặt chọn ngõ vào đơn (SE) hay vi sai (DIF) và độ lợi tương ứng. Nếu các bit này thay đổi khi ADC đang chuyển đổi, ngõ vào mới cập nhật sẽ không được chọn cho đến khi ADC chuyển đổi xong. Ngõ vào đơn MUX4:0 Ngõ vào (+) Ngõ vào (-) Độ lợi MUX4:0 Ngõ vào(+) Ngõ vào(-) Độ lợi MUX4:0 (so với GND) 01000 ADC0 ADC0 x10 10011 ADC3 ADC1 x1 00000 ADC0 01001 ADC1 ADC0 x10 10100 ADC4 ADC1 x1 00001 ADC1 01010(1) ADC0 ADC0 x200 10101 ADC5 ADC1 x1 00010 ADC2 01011(1) ADC1 ADC0 x200 10110 ADC6 ADC1 x1 00011 ADC3 01100 ADC2 ADC2 x10 10111 ADC7 ADC1 x1 00100 ADC4 01101) ADC3 ADC2 x10 11000 ADC0 ADC2 x1 00101 ADC5 01110(1) ADC2 ADC2 x200 11001 ADC1 ADC2 x1 00110 ADC6 01111(1) ADC3 ADC2 x200 11010 ADC2 ADC2 x1 00111 ADC7 10000 ADC0 ADC1 x1 11011 ADC3 ADC2 x1 11110 1.1V(VBG) 10001 ADC1 ADC1 x1 11100 ADC4 ADC2 x1 11111 0V(GND) 10010 ADC2 ADC1 x1 11101 ADC5 ADC2 x1 (1) : Các ngõ vào vi sai không thử nghiệm trên các chip PDIP, chỉ đảm bảo làm việc trên các chip TQFP, VQFN/QFL/MLF. Nguyễn Lý Thiên Trường 15
1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh ❖ ADC ngõ vào đơn (SE) ❖ ADC ngõ vào vi sai (DIF) Có 8 ngõ vào đơn ADC0..ADC7. Điện áp ngõ vào Có các cặp ngõ vào vi sai VIN(+) và VIN(-) từ tổ hợp áp vào chân ADC0..ADC7 so với GND. các ngõ vào ADC0..ADC7 ▪ Tầm điện áp ngõ vào VIN = 0 đến AVcc ▪ Tầm điện áp ngõ vào vi sai VIN(+), VIN(-)= 0 ▪ Điện áp tham chiếu Vref=1V đến AVcc đến Avcc. ▪ Tần số xung CK ADC fCKADC= 50 đến 1000KHz ▪ Điện áp tham chiếu Vref=2V đến AVcc - 0.5V ▪ Tổng trở ngõ vào ADC: Rin(SE)=100M ▪ Tần số xung CK ADC fCKADC=50 đến 1000KHz ▪ Băng thông tín hiệu vào BW=38.5KHz ▪ Tổng trở ngõ vào vi sai ADC: Rin(DIF)=32K ▪ Công thức tính giá trị ADC ngõ ra đối với ngõ ▪ Băng thông tín hiệu vào BW=4KHz vào đơn: ▪ Công thức tính giá trị ADC ngõ ra đối với ngõ vào vi sai: 𝑉𝐼𝑁 × 1024 [𝑉𝐼𝑁 (+) − 𝑉𝐼𝑁 (−)] × Gain × 512 𝐷out (nguyên) = 𝐷out (nguyên) = 𝑉 𝑟𝑒𝑓 𝑉 𝑟𝑒𝑓 ▪ 𝑉𝐼𝑁 = 0𝑉 → 𝐷 𝑜𝑢𝑡 = 0𝑥00 ▪ 𝑉𝐼𝑁 (+) − 𝑉𝐼𝑁 (−) = 0𝑉 → 𝐷 𝑜𝑢𝑡 = 0𝑥00 ▪ 𝑉𝐼𝑁 = 𝑉 𝑟𝑒𝑓 → 𝐷 𝑜𝑢𝑡 = 0𝑥3𝐹𝐹(FS: Full Scale) ▪ 𝑉𝐼𝑁 (+) − 𝑉𝐼𝑁 (−) = −𝑉 𝑟𝑒𝑓 /𝐺𝑎𝑖𝑛 → 𝐷 𝑜𝑢𝑡 = 0𝑥200 = −512(FS-) ▪ 𝑉𝐼𝑁 + − 𝑉𝐼𝑁 − = 𝑉 𝑟𝑒𝑓 /𝐺𝑎𝑖𝑛 → 𝐷 𝑜𝑢𝑡 = 0𝑥1𝐹𝐹 = +511(FS+) Lưu ý: Nếu sử dụng ngõ vào vi sai trong các chế độ tự kích, phải tắt ADC giữa 2 chu kỳ chuyển đổi, bằng cách đặt/xóa bit ADEN để kéo dài thời gian chuyển đổi, có thời gian ổn định tầng khuếch đại, kết quả ADC ngõ ra mới chính xác! 16
1. Thanh ghi ADMUX - Multiplexer Select Register: Thanh ghi chọn hợp kênh 0x7C REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX ▪ Việc chọn kênh ADC và nguồn điện áp tham chiếu thực hiện qua thanh ghi ADCSRA. Để đảm bảo an toàn và đọc đúng giá trị ADC, ta chỉ cập nhật kênh và Vref mới cho ADC trong các thời điểm sau: o Khi ADATE=0 hoặc ADEN=0. o Trong thời gian chuyển đổi: tối thiểu 1 CK ADC trước khi xuất hiện tín hiệu kích khởi. o Sau khi chuyển đổi: trước khi xóa các cờ báo ngắt tạo tín hiệu kích khởi. ▪ Lưu ý: Các giá trị cập nhật mới sẽ ảnh hưởng ở chu kỳ chuyển đổi kế tiếp. ▪ Đặc biệt khi chuyển sang chế độ ngõ vào vi sai, MCU phải mất tối thiểu 125μs để thiết lập chuyển đổi ngõ vào vi sai. Do đó lần chuyển đổi đầu tiên phải chờ tối thiểu 125μs kể từ lúc chuyển sang kênh ngõ vào vi sai, hoặc bỏ giá trị ADC chu kỳ chuyển đổi đầu tiên. Việc thay đổi Vref với ngõ vào vi sai cũng mất thời gian như trên. Nguyễn Lý Thiên Trường 17
Ví dụ 2: Viết lệnh khởi động ADC: a. Làm việc với Vref=2.56V, ngõ vào đơn ADC1, hiệu chỉnh phải dữ liệu. b. Làm việc với Vref nguồn ngoài AREF, ngõ vào vi sai ADC1(+)/ADC0(-), độ lợi=10, hiệu chỉnh trái dữ liệu. Giải: REFS1 REFS0 ADLAR MUX4 MUX3 MUX2 MUX1 MUX0 ADMUX a. Vref=2.56V lấy từ nguồn bên trong: REFS1:0=11 Hiệu chỉnh phải dữ liệu: ADLAR=0 Ngõ vào đơn ADC1: MUX4:0=00001 Vậy ta phải ghi nội dung 0B11000001 vào thanh ghi ADMUX LDI R16,0B11000001 STS ADMUX,R16 b. Vref=AREF lấy từ nguồn ngoài, REFS1:0=00 Hiệu chỉnh trái dữ liệu: ADLAR=1 Ngõ vào vi sai ADC1(+)/ADC0(-), Gain=10: MUX4:0=01001 Vậy ta phải ghi nội dung 0B00101001 vào thanh ghi ADMUX LDI R16,0B00101001 STS ADMUX,R16 18
2. Thanh ghi ADCSRA - ADC Control and Status Register A 0x7A ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS1 ADPS0 ADCSRA Bit 7- ADEN: ADC Enable ▪ Ghi bit ADEN=1 cho phép ADC làm việc. Xóa ADEN=0 khi ADC đang chuyển đổi sẽ kết thúc chuyển đổi. Khi xóa ADEN=0, ADC sẽ không tiêu thụ năng lượng, nên trong các chế độ nghỉ hay tiết kiệm năng lượng, nên xóa ADEN=0 khi không sử dụng ADC! Bit 6- ADSC: ADC Start Conversion ▪ Trong chế độ chuyển đổi 1 lần (Single Conversion), ghi bit ADSC=1: ADC bắt đầu chuyển đổi. Trong chế độ tự chạy (Free run), ghi ADSC=1: bắt đầu chuyển đổi lần đầu. Chu kỳ chuyển đổi đầu tiên ngay sau khi ADSC=1, với ADEN=1 trước đó hay cùng thời điểm, kéo dài 25 chu kỳ xung CK ADC, thay vì bình thường là 13 chu kỳ xung CK ADC, do ADC phải khởi động. ▪ ADSC=1 trong suốt quá trình chuyển đổi. Khi chuyển đổi xong, phần cứng sẽ xóa ADSC=0. Bit 5- ADATE: ADC Auto Trigger Enable • Ghi bit ADATE=1 cho phép ADC chạy chế độ tự kích (Auto trigger). ADC bắt đầu chuyển đổi khi xuất hiện cạnh lên của tín hiệu kích khởi được chọn. Nguồn phát tín hiệu kích khởi được chọn từ các bit ADTS2:0 thuộc thanh ghi ADCSRB. Bit 4- ADIF: ADC Interrupt Flag ▪ Khi ADC chuyển đổi xong, thanh ghi dữ liệu (ADCH, ADCL) được cập nhật, cờ ADIF=1 báo kết thúc chuyển đổi. Nếu đặt bit ADIE=1 và bit I=1 (I thuộc SREG), ADIF=1 sẽ báo ngắt ADC. Cờ ADIF tự động xóa khi MCU chuyển đến trình phục vụ ngắt ADC, hoặc ta phải xóa bằng phần mềm bằng cách ghi 1 vào vị trí bit này. 19
2. Thanh ghi ADCSRA - ADC Control and Status Register A 0x7A ADEN ADSC ADATE ADIF ADIE ADPS2 ADPS1 ADPS0 ADCSRA Bit 3- ADIE: ADC Interrupt Enable ▪ Ghi bit ADIE=1 (cùng với bit I=1) cho phép ngắt ADC xảy ra khi cờ ADIF=1 báo ADC chuyển đổi xong. Bit 2:0- ADPS2:ADPS0: Prescale Select Bits ▪ Các bit ADPS2:ADPS0 chọn hệ số chia đặt trước cho tần số Fosc tạo xung CK ADC. ADPS2 ADPS1 ADPS0 Hệ số chia đặt trước 0 0 0 2 0 0 1 2 0 1 0 4 Fosc 0 1 1 8 1 0 0 16 1 0 1 32 1 1 0 64 1 1 1 128 Nguyễn Lý Thiên Trường 20