Luận văn Thạc sĩ Vật lý: Đánh giá vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các transistor hiệu ứng trường xuyên hầm có cấu trúc khác nhau

BỘ GIÁO DỤC VIỆN HÀN LÂM KHOA HỌC VÀ ĐÀO TẠO VÀ CÔNG NGHỆ VIỆT NAM HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ -----------------------------

Huỳnh Thị Hồng Thắm ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR HIỆU ỨNG TRƯỜNG XUYÊN HẦM CÓ CẤU TRÚC KHÁC NHAU

LUẬN VĂN THẠC SĨ VẬT LÝ

Khánh Hòa – 2020

BỘ GIÁO DỤC VIỆN HÀN LÂM KHOA HỌC VÀ ĐÀO TẠO VÀ CÔNG NGHỆ VIỆT NAM HỌC VIỆN KHOA HỌC VÀ CÔNG NGHỆ -----------------------------

Huỳnh Thị Hồng Thắm ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR HIỆU ỨNG TRƯỜNG XUYÊN HẦM CÓ CẤU TRÚC KHÁC NHAU

Chuyên ngành: Vật lý kỹ thuật

Mã số: 8520401

LUẬN VĂN THẠC SĨ VẬT LÝ

NGƯỜI HƯỚNG DẪN KHOA HỌC:

Hướng dẫn 1: PGS.TS. Nguyễn Đăng Chiến

Hướng dẫn 2: PGS.TS. Phạm Duy Long

Khánh Hòa - 2020

Lời cam đoan

Tôi cam đoan đây là công trình nghiên cứu của tôi dưới sự hướng dẫn chính của PGS. TS. Nguyễn Đăng Chiến.

Những kết quả nghiên cứu của người khác và các số liệu được trích dẫn trong luận văn đều được chú thích đầy đủ.

Tôi hoàn toàn chịu trách nhiệm trước Viện Hàn lâm Khoa học và Công nghệ Việt Nam về sự cam đoan này.

Khánh Hòa, tháng 07 năm 2020

Huỳnh Thị Hồng Thắm

Lời cảm ơn

Đầu tiên, tôi xin bày tỏ lòng biết ơn sâu sắc đến PGS. TS. Nguyễn Đăng Chiến, người đã trực tiếp chỉ dạy, hướng dẫn và cung cấp kiến thức nền tảng cho tôi trong suốt thời gian qua để tôi có thể hoàn thành luận văn này.

Tiếp theo, tôi xin cảm ơn PGS. TS. Phạm Duy Long, người đã giúp đỡ và hỗ trợ tôi rất nhiệt tình trong việc tìm kiếm tài liệu có liên quan đến đề tài.

Tôi xin cảm ơn tất cả các thầy giáo, cô giáo và cán bộ công nhân viên Viện Hàn lâm Khoa học và Công nghệ Việt Nam, Học viện Khoa học và Công nghệ Hà Nội, Viện Nghiên cứu và Ứng dụng Công nghệ Nha Trang, trường Đại học Đà Lạt luôn giúp đỡ nhiệt tình và tạo mọi điều kiện tốt nhất để tôi hoàn thành luận văn.

Tôi cũng xin chân thành cảm ơn ban giám hiệu và các đồng nghiệp tại trường THPT Hoàng Hoa Thám – Diên Khánh – Khánh Hòa đã tạo mọi điều kiện thuận lợi cho tôi trong suốt thời gian học tập và làm luận văn.

Cuối cùng, tôi xin chân thành cảm ơn đến gia đình, bạn bè đã luôn động

viên và giúp đỡ tôi trong suốt quá trình học tập.

Khánh Hòa, tháng 07 năm 2020

Huỳnh Thị Hồng Thắm

Danh mục các kí hiệu và chữ viết tắt

Chữ viết tắt Chữ viết đầy đủ bằng Tiếng Anh Chữ viết đầy đủ bằng Tiếng Việt

BTBT Band-To-Band-Tunneling Xuyên hầm qua vùng cấm

DG-TFET Double Gate TFET TFET lưỡng cổng

DG HJ-TFET Double Gate Heterojunction TFET TFET lưỡng cổng với điện môi cổng chuyển tiếp dị chất

DIBT Drain-Induced Barrier Thinning Sự thu hẹp của rào xuyên hầm

Energy Bandgap Độ rộng vùng cấm Eg

EOT Equivalent Oxide Thickness Độ dày ô-xít tương đương

HGD Hetero-Gate-Dielectric Điện môi cực cổng dị cấu trúc

HGD-TFET Hetero-Gate-Dielectric TFET TFET điện môi cực cổng dị cấu trúc

HGD-DG TFET Hetero-Gate-Dielectric DG- TFET TFET lưỡng cổng với điện môi cực cổng dị cấu trúc

IC Integrated Circuit Mạch tích hợp

Drain Current Dòng dẫn ID

On-Current Dòng điện mở Ion

Off-Current Dòng điện tắt Ioff

Channel Length Chiều dài kênh Lg

MOS Metal-Oxide-Semiconductor Công nghệ kim loại-ôxít- bán dẫn

MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor Transistor hiệu ứng trường kim loại-ôxít-bán dẫn

NMOS N-Metal-Oxide-Semiconductor MOSFET loại n

PMOS P-Metal-Oxide-Semiconductor MOSFET loại p

SCE Short-Channel Effect Hiệu ứng kênh ngắn

SS Subthreshold Swing Độ dốc dưới ngưỡng

SOI Silicon On Insulator Silicon trên lớp cách điện

TFET Tunnel Field-Effect Transistor transistor trường xuyên hầm

Oxide Thickness Độ dày lớp ô-xít tox

UGD-TFET Uniform-Gate Dielectric TFET TFET điện môi cực cổng đồng chất

Drain-to-Source Voltage Hiệu điện thế máng-nguồn Vds

Gate-to-Source Voltage Hiệu điện thế cổng-nguồn Vgs

Onset Voltage Hiệu điện thế khởi động Vonset

Threshold voltage Điện áp ngưỡng VT

Xdh Drain-side dielectric heterojunction Vị trí chuyển tiếp dị cấu trúc phía máng

Xsh Source-side dielectric heterojunction Vị trí chuyển tiếp dị cấu trúc phía nguồn

Danh mục các hình vẽ, đồ thị

Hình 1.1. Phác họa cấu trúc tụ MOS cơ bản. ................................................... 7

Hình 1.2. Phác họa cấu trúc của MOSFET (a) kênh n; (b) kênh p. ................. 8

Hình 1.3. Giản đồ năng lượng của MOSFET (a) ở trạng thái tắt và (b) ở trạng thái mở. ........................................................................................................... 10

Hình 1.4. Minh họa đặc tính dòng–thế của MOSFET và TFET. ................... 13

Hình 1.5. Phác họa cấu trúc của TFET đơn cổng (a) loại n và (b) loại p. ..... 14

Hình 1.6. Giản đồ năng lượng của TFET (a) ở trạng thái tắt và (b) ở trạng thái mở. .................................................................................................................. 15

Hình 1.7. Cấu trúc SOI của (a) NMOS và (b) TFET loại n. .......................... 16

Hình 1.8. Phác họa sơ đồ mặt cắt ngang của cấu trúc DG-TFET.. ................ 18

Hình 1.9. Phác họa cấu trúc của DG HJ-TFET với cổng xếp lớp. ................ 20

Hình 1.10. Phác họa cấu trúc của HGD-TFET đặc trưng. ............................. 21

Hình 1.11. Phác họa cấu trúc của HGD-TFET dựa trên cấu trúc khối đặc trưng với chiều dài cổng là 100 nm. ............................................................... 22

Hình 2.1. Minh họa sự xuyên hầm qua vùng cấm của electron từ vùng hóa trị sang vùng dẫn của chuyển tiếp p-n phân cực ngược trong điện trường đều. 27

Hình 2.2. Giản đồ năng lượng của chất bán dẫn có (a) vùng cấm trực tiếp và (b) vùng cấm gián tiếp. ................................................................................... 28

Hình 2.3. Sự truyền của véc-tơ sóng qua rào thế hình chữ nhật. ................... 30

Hình 2.4. Rào thế V(x) có hình dạng tùy ý. ................................................... 31

Hình 3.1. Phác họa TFET cấu trúc khối với (a) điện môi cực cổng đồng chất và (b) điện môi cực cổng dị cấu trúc có chiều dài kênh 100 nm. .................. 48

Hình 3.2. Đặc tính dòng-thế của (a) UGD-TFET và (b) HGD-TFET với các giá trị EOT của vật liệu điện môi cao khác nhau. .......................................... 50

Hình 3.3. Giản đồ năng lượng (a) ở trạng thái tắt của UGD-TFET và (b) ở trạng thái mở của HGD-TFET với các giá trị EOT của vật liệu điện môi cao khác nhau. ....................................................................................................... 52

Hình 3.4. Phác họa cấu trúc của HGD-DG TFET. ........................................ 54

Hình 3.5. Đặc tính dòng-thế của (a) HGD-TFET cấu trúc khối và (b) HGD- DG TFET với Xdh có giá trị khác nhau. ......................................................... 55

Hình 3.6. Đồ thị biểu diễn sự phụ thuộc của dòng mở vào Xdh ở (a) HGD- TFET cấu trúc khối và (b) HGD-DG TFET. ................................................. 56

Hình 3.7. Giản đồ năng lượng ở trạng thái khởi động của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với các giá trị Xdh khác nhau. .................... 58

Hình 3.8. Đồ thị biểu diễn sự phụ thuộc của Xdh tối ưu và tỷ lệ dòng mở được nâng cao vào tỷ số EOT của lớp điện môi thấp/điện môi cao ở (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET. ............................................................ 59

Hình 3.9. Giản đồ năng lượng ở trạng thái mở của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với tỷ số EOT của lớp điện môi thấp/điện môi cao khác nhau. ................................................................................................ 60

Hình 3.10. Đặc tính dòng-thế của (a) HGD-TFET cấu trúc khối và (b) HGD- DG TFET với các vị trí Xsh khác nhau. .......................................................... 62

Hình 3.11. Sự thay đổi của dòng mở theo Xsh ở (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET. .................................................................................. 64

Hình 3.12. Đồ thị biểu diễn sự thay đổi của Xsh tối ưu và tỷ lệ dòng mở được nâng cao theo tỷ số EOT của lớp điện môi thấp/điện môi cao trong (a) HGD- TFET cấu trúc khối và (b) HGD-DG TFET. ................................................. 65

Hình 3.13. Phác họa cấu trúc của HGD-TFET xuyên hầm đường. ............... 67

Hình 3.14. (a) Đặc tính dòng-thế và (b) tốc độ xuyên hầm ở trạng thái dưới ngưỡng và trạng thái mở của HGD-TFET xuyên hầm đường với các giá trị Xdh khác nhau. ................................................................................................ 68

Hình 3.15. Giản đồ năng lượng của HGD-TFET xuyên hầm đường ở trạng thái mở (a) theo phương thẳng đứng và (b) theo phương ngang. .................. 69

Hình 3.16. (a) Đặc tính dòng-thế và (b) tốc độ xuyên hầm của HGD-TFET xuyên hầm đường với các giá trị Xsh khác nhau. ........................................... 70

Hình 3.17. Giản đồ năng lượng theo phương thẳng đứng dọc theo đường cắt AA’ trong HGD-TFET xuyên hầm đường ở trạng thái mở với (a) Xsh = 20 nm và (b) Xsh = 6 nm. ........................................................................................... 71

Hình 3.18. Đặc tính dòng-thế của (a) UGD-TFET và (b) HGD-TFET có cấu trúc khối ở độ dài kênh khác nhau. ................................................................ 74

Hình 3.19. (a) Tốc độ xuyên hầm qua vùng cấm và (b) giản đồ năng lượng ở trạng thái tắt của UGD-TFET và HGD-TFET có độ dài kênh 30 nm. .......... 75

Hình 3.20. Đặc tính dòng-thế của (a) UGD-DG TFET và (b) HGD-DG TFET với các độ dài kênh khác nhau. ....................................................................... 77

Hình 3.21. Giản đồ năng lượng của UGD-DG TFET và HGD-DG TFET với độ dài kênh 20 nm (a) ở trạng thái tắt và (b) ở trạng thái mở. ....................... 78

Hình 3.22. Đồ thị biểu diễn sự thay đổi của (a) độ dốc dưới ngưỡng và (b) DIBT của HGD-DG TFET và UGD-DG TFET vào độ dài kênh. ................. 80

Hình 3.23 (a) Đặc tính dòng-thế và (b) giản đồ năng lượng của HGD-DG TFET với các giá trị Xdh khác nhau. .............................................................. 81

Hình 3.24. Đồ thị biểu diễn sự phụ thuộc của (a) độ dốc dưới ngưỡng và (b) DIBT vào Xdh của HGD-DG TFET có độ dài kênh khác nhau. .................... 83

Hình 3.25. Đồ thị biểu diễn sự phụ thuộc của DIBT vào tỷ số EOT của vật liệu điện môi thấp/điện môi cao ở linh kiện HGD-DG TFET khi (a) Xdh = 8 nm và (b) Xdh tối ưu thỏa mãn điều kiện Xdh – Lg = 5 nm. ............................ 85

MỤC LỤC

MỤC LỤC ....................................................................................................... 1

MỞ ĐẦU ......................................................................................................... 3

CHƯƠNG 1. TỔNG QUAN TÀI LIỆU ....................................................... 5

1.1. MOSFET VÀ GIỚI HẠN VẬT LÝ ......................................................... 5

1.2. ƯU ĐIỂM VÀ HẠN CHẾ CỦA TFET .................................................. 12

1.3. TFET VỚI ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC ........................... 19

1.4. MỤC TIÊU CỦA LUẬN VĂN .............................................................. 24

CHƯƠNG 2. SƠ LƯỢC VỀ MÔ HÌNH XUYÊN HẦM QUA VÙNG CẤM VÀ PHẦN MỀM MÔ PHỎNG HAI CHIỀU ................................. 26

2.1. MÔ HÌNH KANE CHO XUYÊN HẦM QUA VÙNG CẤM ................ 26

2.1.1. Cơ chế xuyên hầm qua vùng cấm ................................................. 26

2.1.1.1. Chất bán dẫn có vùng cấm trực tiếp và gián tiếp ......................... 26

2.1.1.2. Mô hình bán cổ điển WKB ............................................................ 29

2.1.1.3. Mô hình Kane ................................................................................ 35

2.1.2. Tốc độ xuyên hầm dựa trên mô hình Kane ................................. 39

2.2. PHẦN MỀM MÔ PHỎNG HAI CHIỀU ................................................ 43

CHƯƠNG 3. KẾT QUẢ VÀ THẢO LUẬN .............................................. 46

3.1. CƠ CHẾ GIẢM DÒNG RÒ LƯỠNG CỰC ........................................... 47

3.1.1. Cấu trúc linh kiện .......................................................................... 48

3.1.2. Triệt tiêu dòng lưỡng cực .............................................................. 49

3.2. TFET CẤU TRÚC LƯỠNG CỔNG ...................................................... 52

3.2.1. Cấu trúc linh kiện .......................................................................... 53

3.2.2. Vai trò của chuyển tiếp dị cấu trúc phía máng ........................... 53

3.2.3. Vai trò của chuyển tiếp dị cấu trúc phía nguồn .......................... 61

3.3. TFET VỚI CẤU TRÚC XUYÊN HẦM ĐƯỜNG ................................. 66

3.3.1. Cấu trúc linh kiện .......................................................................... 66

3.3.2. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng .................... 66

3.3.3. Ảnh hưởng của chuyển tiếp dị cấu trúc phía nguồn ................... 71

3.4. ẢNH HƯỞNG CỦA ĐIỆN MÔI DỊ CẤU TRÚC TỚI HIỆU ỨNG KÊNH NGẮN ................................................................................................ 72

3.4.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng kênh ngắn .................................................................................................. 73

3.4.1.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng kênh ngắn ở TFET cấu trúc khối ............................................................... 73

3.4.1.2. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng kênh ngắn ở DG-TFET ............................................................................... 76

3.4.2. Ảnh hưởng của thông số điện môi cổng dị cấu trúc đến hiệu ứng kênh ngắn .................................................................................................. 79

3.4.2.1. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng Xdh đến hiệu ứng kênh ngắn ................................................................................................... 81

3.4.2.2. Ảnh hưởng của tỷ số EOT của vật liệu điện môi thấp/điện môi cao đến hiệu ứng kênh ngắn ............................................................................. 84

CHƯƠNG 4. KẾT LUẬN VÀ KIẾN NGHỊ .............................................. 86

CÔNG TRÌNH CỦA TÁC GIẢ CÓ LIÊN QUAN ĐẾN LUẬN VĂN .... 87

TÀI LIỆU THAM KHẢO ........................................................................... 88

MỞ ĐẦU

Một trong những linh kiện điện tử hiện được xem là tiềm năng cho các mạch tích hợp công suất thấp là transistor hiệu ứng trường xuyên hầm (TFET) vì độ dốc dưới ngưỡng (SS) của nó ở nhiệt độ phòng có thể nhỏ hơn nhiều so với giá trị 60 mV/decade. Với độ dốc dưới ngưỡng có thể nhỏ, người ta hy vọng rằng hiệu điện thế ngưỡng của TFET có thể được giảm đáng kể để đảm bảo dòng mở và hiệu điện thế tăng tốc đủ lớn trong khi vẫn duy trì dòng rò nhỏ. Tuy vậy, cơ chế xuyên hầm cũng đồng thời là lý do khiến dòng mở của TFET thấp vì xác suất xuyên hầm là tương đối nhỏ. Hơn nữa, trong các cấu trúc TFET xuyên hầm điểm đặc trưng, xuyên hầm ở trạng thái mở chủ yếu xảy ra ở một góc nhỏ của cực nguồn và điều này cũng giới hạn dòng xuyên hầm của TFET. Để cải thiện dòng mở, ngoài kỹ thuật liên quan đến vật liệu, người ta đã đề xuất nhiều kỹ thuật khác nhau liên quan tới cấu trúc. Trong số đó, cấu trúc điện môi cực cổng dị cấu trúc giúp tăng đáng kể dòng điện mở trong khi đồng thời làm giảm mạnh dòng rò lưỡng cực của TFET. Vả lại, vì kỹ thuật này được thực hiện ở lớp cách điện cực cổng, nó hoàn toàn kết hợp được với các kỹ thuật tiên tiến khác liên quan đến vùng thân hay vùng điện cực cổng để nâng cao hơn nữa đặc tính điện của linh kiện. Vì vậy, việc nghiên cứu đánh giá vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các cấu trúc TFET khác nhau là rất cần thiết.

Vì mức độ điều biến thế năng ở vùng kênh phụ thuộc vào bề dày ô-xít tương đương của lớp cách điện cực cổng, việc áp dụng một mối nối dị cấu trúc ở lớp cách điện cực cổng gây ra một sự thay đổi đột ngột của độ biến điệu thế năng vùng kênh ngay dưới vị trí mối nối dị cấu trúc. Sự khác biệt đột ngột đó tạo ra một giếng thế định xứ tại vị trí của mối nối. Giếng thế này nếu định xứ ở một vị trí và trong một điều kiện thích hợp sẽ phát huy vai trò của nó trong việc làm giảm độ dốc dưới ngưỡng và tăng dòng mở của linh kiện. Trong đề tài này, chúng tôi nghiên cứu thiết kế lớp điện môi cực cổng dị cấu trúc, từ đó đánh giá vai trò của nó trong việc nâng cao đặc tính điện của TFET có các cấu trúc khác nhau. Các hằng số điện môi cao và thấp của chất cách điện được giả sử là có thể tùy chỉnh và được lựa chọn ở một giá trị tỷ số thích

hợp sao cho phát huy cao nhất khả năng tăng dòng mở của kỹ thuật điện môi dị cấu trúc. Tham số thiết kế cơ bản là vị trí của mối nối dị cấu trúc được khảo sát ở tất cả các loại TFET khác nhau để nghiên cứu cơ chế, tính chất và vai trò của nó trong việc nâng cao đặc tính điện của linh kiện.

Đối tượng nghiên cứu của luận văn là các transistor hiệu ứng trường xuyên hầm với các cấu trúc khác nhau, bao gồm: cấu trúc xuyên hầm điểm, xuyên hầm đường, cấu trúc khối và cấu trúc thân mỏng lưỡng cổng. Bề dày vật lý của lớp cách điện cực cổng được giữ đồng nhất ở giá trị vừa đủ lớn (~ 3 nm) để đạt được mức cho phép của dòng rò xuyên hầm trực tiếp qua cực cổng. Vật liệu sử dụng là InGaAs mà trong đó nồng độ In và Ga có thể thay đổi phù hợp trong từng mục đích nghiên cứu. Các nghiên cứu được dựa trên mô phỏng đặc tính điện cho cấu trúc hai chiều của linh kiện TFET. Mô phỏng hai chiều được thực hiện dựa trên phần mềm mô phỏng MEDICI đã được phát triển và thương mại hóa bởi công ty Synopsys của Hoa Kỳ.

Đề tài giúp hiểu rõ vai trò và ảnh hưởng của điện môi cực cổng dị cấu trúc tới đặc tính điện cũng như đưa ra các tham số thiết kế phù hợp nhằm nâng cao đặc tính tắt-mở của các loại TFET có cấu trúc khác nhau.

CHƯƠNG 1. TỔNG QUAN TÀI LIỆU

Trong khoảng những năm cuối của thế kỉ XX, hàng loạt các sản phẩm công nghệ cao đã ra đời. Các thiết bị điện tử hiện đại có ý nghĩa lớn trong cuộc cánh mạng công nghệ và đã góp phần nâng cao đời sống con người. Năm 1960, sự ra đời của transistor hiệu ứng trường kim loại-ôxít bán dẫn (MOSFET) là một trong những bước phát triển đột phá trong công nghệ điện tử. Vào những năm thập niên 90, MOSFET đã được thu nhỏ đến kích thước nm với tốc độ làm việc cao nên nó nhanh chóng chiếm vai trò chủ đạo trong ngành công nghệ điện tử. Tuy nhiên, trong thời đại công nghệ ngày nay, với yêu cầu cao về sự thu nhỏ về kích thước linh kiện thì MOSFET đã phải đối mặt với một số vấn đề khó khăn không thể khắc phục được dù đã áp dụng nhiều kỹ thuật tiên tiến. Trong khi đó, TFET được đánh giá là linh kiện tiềm năng thay thế cho MOSFET. Trong TFET, cơ chế xuyên hầm qua vùng cấm là cơ chế thiết yếu để tạo ra quá trình vận chuyển hạt tải điện đã được khai thác thành công. Vậy nên trong chương này, luận văn sẽ giúp chúng ta hiểu rõ hơn về cơ chế hoạt động cũng như ưu điểm và nhược điểm của hai loại linh kiện này.

1.1. MOSFET VÀ GIỚI HẠN VẬT LÝ

Trong đời sống hiện đại ngày nay không thể nào thiếu được các thiết bị điện và điện tử. Các thiết bị này có thể nói là phổ biến khắp mọi nơi có con người và nó vẫn đang tích cực hỗ trợ cho cuộc sống của chúng ta. Sự phát triển của khoa học công nghệ thật sự đã đem lại những diện mạo mới cho cuộc sống. Giờ đây, chúng ta không những có thể biết được tình hình xảy ra trên thế giới chỉ trong vài phút mà còn có thể “gặp mặt” người thân, bạn bè dù ở cách xa cả nửa vòng Trái Đất. Trong đó, vật liệu đóng vai trò quan trọng trong việc điều khiển các thiết bị điện tử là chất bán dẫn (semiconductor). Công nghiệp vi mạch bán dẫn và mạch tích hợp (IC) đã trở thành ngành công nghiệp mũi nhọn của rất nhiều quốc gia trên thế giới.

Năm 1940, tại phòng thí nghiệm Bell Labs, Ronssell B. Ohl đã sản xuất thành công các tinh thể Silicon, một chất bán dẫn nổi tiếng có thể hoạt động như một bộ chỉnh lưu. Đây chính là khởi đầu cho sự phát triển của ngành bán

dẫn sau này. Đến năm 1947, cũng tại phòng thí nghiệm Bell Labs đã có một bước phát triển đột phá khác khi John Bardeen và Walter Houser Brattain đã phát minh transistor tiếp xúc điểm Germanium đầu tiên. Đây là cột mốc quan trọng trong nỗ lực tìm ra thiết bị mới thay thế cho ống chân không và báo trước sự xuất hiện của thời đại transistor. Tuy nhiên, tại thời điểm phát minh, transistor bị dòng rò lớn và không thể làm việc ở nhiệt độ cao. Sau đó, William Bradford Shockley đã phát triển transistor chuyển tiếp (junction transistor) và transistor tiếp xúc lưỡng cực. Sử dụng kỹ thuật này, Morgan Sparks - nhà hóa học của Bell Labs đã thả các viên tạp chất nhỏ vào Germanium nóng chảy trong quá trình phát triển tinh thể để tạo các mối nối pn. Năm 1950, Morgan Sparks và Teal bắt đầu thêm hai viên tạp chất liên tiếp vào khối Germanium, lớp thứ nhất có tạp chất loại p và lớp thứ hai có tạp chất chất loại n tạo thành cấu trúc npn. Các transistor chuyển tiếp như vậy có hiệu suất vượt xa các transistor tiếp xúc điểm nên mô hình transistor chuyển tiếp bắt đầu được ứng dụng cho các mạch điện tử để khuếch đại dòng, khuếch đại thế và khuếch đại tín hiệu công suất. Bell Labs đã công bố tiến bộ này vào ngày 4 tháng 7 năm 1951 trong một cuộc họp báo. Vài năm sau đó, transistor hiệu ứng trường đầu tiên đã được Bell Labs sản xuất. Với những đóng góp cho sự nghiên cứu và phát triển của transistor, năm 1956 giải Nobel Vật lý đã được trao đồng thời cho ba nhà khoa học W. B. Shockley, J. Bardeen và W. H. Brattain. Sự ra đời của transistor đã đánh dấu cho một kỹ nguyên công nghệ rực rỡ bậc nhất trong lịch sử loài người và ngành công nghệ bán dẫn sau đó đã phát triển một cách nhanh chóng. Tiêu biểu cho sự phát triển này là sự ra đời của mạch tích hợp với các linh kiện đơn giản được tích hợp lên trên bề mặt tấm Silicon gọi là “chip”. Trong ngành công nghệ ngày nay, hầu hết các thiết bị điện tử trên thế giới là chip IC. Một con chip tuy rất nhỏ nhưng là một hệ thống các vi mạch cực kỳ phức tạp. Việc thiết kế và chế tạo các con chip là sự tổng hợp của nhiều ngành khoa học và công nghệ khác nhau.

Năm 1960, không những công nghệ Epitaxial được phát triển thành công mà transistor hiệu ứng trường kim loại-ôxít bán dẫn (MOSFET) đầu tiên cũng được sản xuất tại phòng thí nghiệm Bell Labs. Năm 1963, công nghệ MOS (complementary metal-oxide-semiconductor) ra đời cũng được coi là nền tảng

Hình 1.1. Phác họa cấu trúc tụ MOS cơ bản.

cho sự phát triển rực rỡ của bán dẫn. Hiện nay, MOS đang là công nghệ được sử dụng để sản xuất IC và MOSFET chính là linh kiện quan trọng nhất trong công nghệ MOS. Kích thước của MOSFET khá nhỏ, một vi mạch có thể chứa đến hàng triệu MOSFET, nên nó được sử dụng rộng rãi trong các ứng dụng mạch số [1]. Vào những năm thập niên 90, kích thước của MOSFET được thu nhỏ đến nanomet, tốc độ làm việc cao, con chíp Silicon được chế tạo đại trà và giá thành thấp. Vì vậy mà trong một thời gian dài, MOSFET đóng vai trò quan trọng trong công nghệ điện tử.

MOSFET có nguyên tắc hoạt động dựa trên hiệu ứng từ trường để tạo ra dòng điện [1], vì có cấu trúc bán dẫn nên nó cho phép điều khiển bằng điện áp với dòng điều khiển cực nhỏ. Trong đó, cấu trúc MOS (metal-oxide- semiconductor) được ví như là “trái tim” của MOSFET. Cấu trúc MOS cơ bản tương tự như một tụ điện phẳng được phác họa như hình 1.1. Cấu trúc MOS có được bằng cách lắng đọng một lớp Silicon dioxide hoặc vật liệu điện môi khác trên đế (substrate) Silicon hoặc vật liệu bán dẫn khác. Sau đó đặt một lớp kim loại trên lớp điện môi cổng để tạo thành điện cực cổng [2]. Kim loại có thể là nhôm hoặc một số kim loại khác, nhưng bây giờ hầu hết nó là đa tinh thể có độ dẫn cao được lắng đọng trên lớp ô-xít [1]. Trong đó tox là độ dày của lớp ô-xít cổng (oxide thickness).

Hình 1.2 phác họa cấu trúc cơ bản của một MOSFET. Từ hình 1.2 có thể thấy cấu trúc cơ bản của MOSFET gồm ba điện cực: cực máng (Drain (D)), cực nguồn (Source (S)) và cực cổng (Gate (G)). Cực cổng là cực điều khiển

Hình 1.2. Phác họa cấu trúc của MOSFET (a) kênh n và (b) kênh p.

được cách ly hoàn toàn với cấu trúc bán dẫn còn lại bởi lớp điện môi (insulator) rất mỏng nhưng có độ cách điện cực lớn là SiO2. MOSFET có hai loại là MOSFET kênh n (NMOS) và MOSFET kênh p (PMOS). MOSFET kênh n có nguồn và máng được pha tạp loại n với nồng độ cao, thân pha tạp loại p với nồng độ thấp hơn. Trong khi đó, MOSFET kênh p có nguồn và máng được pha tạp loại p với nồng độ cao, thân pha tạp loại n với nồng độ thấp hơn. Thân và gốc của các điện cực được gắn liền với nhau. Kênh được hình thành phía dưới cổng và hạt tải điện có thể di chuyển giữa nguồn và máng qua kênh nếu có sự chênh lệch điện thế giữa nguồn và máng. MOSFET thuộc loại kênh n hay kênh p là do hạt tải điện đa số trong kênh. Ở MOSFET kênh n, hạt tải điện đa số là electron và MOSFET kênh p thì hạt tải điện đa số là lỗ trống. MOSFET kênh n, máng được đặt vào điện áp nguồn cấp còn

nguồn thường được nối đất để kéo điện áp máng xuống đất. Ngược lại, với MOSFET kênh p, máng được nối đất còn nguồn thường được đặt vào điện áp nguồn cấp để kéo điện áp máng lên gần với điện áp cung cấp. MOSFET hoạt động như một công tắc đơn giản. Trong đó, MOSFET như một công tắc đóng khi cổng được nối đất và như một công tắc mở khi cổng được nối với điện áp cấp [2].

MOSFET hoạt động dựa trên nguyên lý của vật lý cổ điển, với cơ chế khuếch tán nhiệt truyền thống [2]. Ở đây, ta sử dụng MOSFET kênh n để hiểu hơn về cơ chế hoạt động của MOSFET. Khi hiệu điện thế cổng-nguồn Vgs thấp hơn điện áp ngưỡng (VT) của NMOS thì rào thế nhiệt tại kênh cao khiến phần lớn electron ở cực nguồn không thể đi qua kênh đến cực máng, khi đó linh kiện ở trạng thái tắt. MOSFET là lý tưởng khi ở trạng thái tắt không có dòng điện giữa nguồn và máng. Tuy nhiên, một số electron có năng lượng lớn vẫn có thể chảy từ nguồn đến máng tạo nên dòng dưới ngưỡng. Khi hiệu điện thế cổng-nguồn (Vgs) lớn hơn điện áp ngưỡng, điện trường cực cổng cảm ứng mạnh tới khu vực kênh làm hạ rào thế nhiệt xuống rất thấp và do đó phần lớn electron ở cực nguồn có thể dễ dàng tới cực máng để thiết lập trạng thái mở. Hình 1.3 mô tả cơ chế phát xạ nhiệt của MOSFET kênh n ở trạng thái tắt và trạng thái mở. Dòng dẫn (drain current ID)) của MOSFET ở trạng thái mở có thể được xác định bằng công thức [2]:

(1.1) ID =

Trong đó: µn là độ linh động của electron trong kênh, Cox là điện dung của lớp ô-xít trên một đơn vị diện tích, W là chiều rộng của cổng, L là chiều dài của cổng, Vds là hiệu điện thế máng-nguồn (drain-to-source voltage). Điện dung của lớp ô-xít trên một đơn vị diện tích được tính như sau [2]:

(1.2)

Hình 1.3. Giản đồ năng lượng của MOSFET (a) ở trạng thái tắt và

(b) ở trạng thái mở.

Với εox là hằng số điện môi của vật liệu điện môi cổng. Từ phương trình (1.1) và (1.2) ta dễ dàng nhận thấy muốn tăng dòng dẫn của MOSFET ta có thể sử dụng các vật liệu cổng có hằng số điện môi cao, thay đổi cấu trúc cổng, giảm độ dày lớp ô-xít cổng và/hoặc tăng điện áp cấp. Nhưng việc tăng điện áp cấp sẽ không phù hợp với yêu cầu về hiệu suất của các mạch tích hợp.

Trong hơn 50 năm phát triển, với ưu điểm dễ chế tạo và kích thước nhỏ, MOSFET đã được sử dụng rộng rãi trong các mạch IC và đóng vai trò quan trọng trong ngành chế tạo linh kiện điện tử. Nhưng kỹ thuật điện tử hiện đại đòi hỏi sự tích hợp và nâng cao hiệu suất của các vi mạch nên số lượng các

transistor trong mạch cũng tăng lên theo cấp số nhân vì vậy cần phải giảm kích thước của các transistor. Tuy nhiên khi giảm kích thước của MOSFET đến 50 nm, để đạt được dòng mở mong muốn với điện thế nguồn cấp nhỏ, ta phải giảm điện môi cổng với độ dày ô-xít tương đương (Equivalent Oxide Thickness (EOT)) trong khoảng 0.5-1 nm. Nhưng khi lớp ô-xít quá mỏng, do hiệu ứng kênh ngắn, hạt dẫn trong kênh có thể xuyên hầm trực tiếp qua cổng, quá trình xuyên hầm qua rào điện môi sẽ làm tăng dòng rò (leakage current) dẫn đến công suất hao phí của các thiết bị cũng tăng theo [3]. Bên cạnh đó, đặc tính tắt-mở của linh kiện được đo bằng đại lượng là độ dốc dưới ngưỡng. Độ dốc dưới ngưỡng được định nghĩa là điện áp cổng cần thiết để tăng dòng dẫn lên 1 decade hoặc 10 lần. Do sử dụng cơ chế khuếch tán nhiệt nên độ dốc dưới ngưỡng tại nhiệt độ phòng của MOSFET bị giới hạn ở 60 mV/decade. Vì vậy, nếu giảm điện áp cung cấp sẽ làm giảm tốc độ của mạch. Những giới hạn vật lý đó của MOSFET là thách thức đối với các vi mạch tích hợp trong giai đoạn hiện nay. Do đó, vấn đề cấp thiết là việc thu nhỏ kích thước của MOSFET nhưng vẫn phải đảm bảo dòng rò không đáng kể và độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade tại nhiệt độ phòng [4].

Nhiều cấu trúc và kỹ thuật tiên tiến đã được nghiên cứu và đưa vào sử dụng, nên MOSFET truyền thống có khả năng thu nhỏ xuống 100 nm đã được sản xuất hàng loạt như MOSFET với cấu trúc lưỡng cổng, đa cổng, cổng xung quanh,… Tuy nhiên, ngay cả trường hợp lý tưởng về điện môi cổng thì độ dốc dưới ngưỡng của MOSFET cũng không thể giảm xuống 60 mV/decade tại nhiệt độ phòng. Do giới hạn về độ dốc dưới ngưỡng nên điện thế nguồn cấp cho mạch vẫn không giảm xuống được [5] dù đã áp dụng nhiều kỹ thuật tiên tiến. Một số ý tưởng như thiết kế FET điện cơ nano [6], MOSFET treo [7], transistor hiệu ứng trường kim loại ô-xít bán dẫn va chạm ion hóa … đã cho độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade ở nhiệt độ phòng nhưng lại gặp phải nhiều bất lợi như dòng rò cao, ảnh hưởng đến đặc tính tắt-mở (on-off switching) của linh kiện, hoặc cần điện thế máng cao trong suốt quá trình hoạt động [8, 9]... Do vậy, để giảm công suất tiêu thụ và thu nhỏ linh kiện mà không giảm điện thế nguồn cấp là một bài toán khó đối với MOSFET nói riêng và ngành công nghệ điện tử nói chung.

1.2. ƯU ĐIỂM VÀ HẠN CHẾ CỦA TFET

Trước những khó khăn mà MOSFET truyền thống đang phải đối mặt, việc tìm ra một thiết bị khác với kích thước nanomet và thỏa mãn các vấn đề về dòng rò, dòng dẫn và điện áp nguồn cấp là rất cần thiết đối với sự phát triển của công nghệ điện tử ngày nay. Các nghiên cứu chuyên sâu đã dẫn đến sự ra đời của linh kiện mới hứa hẹn sẽ khắc phục được những nhược điểm của MOSFET là TFET [10]. TFET đầu tiên được nghiên cứu bởi Tetsuya Baba là transistor xuyên hầm bề mặt và được công bố vào năm 1992. TFET đã được chứng minh bằng mô phỏng và thực nghiệm rằng nó có thể hoạt động bình thường dù kích thước rất nhỏ (chiều dài cổng khoảng 0.1 µm) và độ dốc dưới ngưỡng thấp hơn 60 mV/decade. Hình 1.4 mô tả đặc tính dòng-thế của MOSFET và TFET. Hình 1.4 hiển thị, độ dốc dưới ngưỡng của TFET thấp hơn so với MOSFET tại nhiệt độ phòng.

Cấu trúc ban đầu của TFET gần giống với MOSFET nhưng cực nguồn và máng của TFET được pha tạp khác loại. TFET đơn thuần là một diode p-i- n hoạt động ở trạng thái phân cực ngược với cổng điện môi điều khiển dòng xuyên hầm nằm trên vùng bán dẫn nội (intrinsic) [2]. Hình 1.5 minh họa cấu trúc cơ bản của linh kiện TFET đơn cổng dựa trên vật liệu Silicon có cực nguồn và cực máng pha tạp khác nhau với nồng độ cao và đột ngột. Giống như MOSFET, TFET có hai loại là TFET loại n và TFET loại p. TFET loại n có máng được pha tạp loại n, nguồn được pha tạp loại p. Ngược lại, TFET loại p có máng được pha tạp loại p, nguồn được pha tạp loại n. Kênh là một chất bán dẫn nội pha tạp loại p hoặc loại n. Ngoài ra, cực nguồn và cực máng của TFET được pha tạp với nồng độ cao còn kênh được pha tạp với nồng độ thấp. Bên cạnh đó, kênh được tách ra khỏi điện cực cổng tương tự như MOSFET thông thường. TFET được gọi là loại n hay loại p phụ thuộc vào loại hạt tải điện đa số trong kênh. Với TFET loại n: nguồn được nối đất, điện áp dương được đặt vào máng và điện cực cổng, hạt tải điện chiếm ưu thế trong kênh là electron khi TFET ở trạng thái mở. Còn với TFET loại p: nguồn được nối đất, điện áp âm được đặt vào máng và điện cực cổng, khi TFET ở trạng thái mở thì hạt tải điện chiếm ưu thế trong kênh là lỗ trống [2].

Hình 1.4. Minh họa đặc tính dòng–thế của MOSFET và TFET.

Ngay từ khi ra đời, TFET đã gây ra được sự chú ý lớn đối với các nhà khoa học vì đã khắc phục được các giới hạn vật lý của MOSFET truyền thống như độ dốc dưới ngưỡng nhỏ và ít bị ảnh hưởng bởi hiệu ứng kênh ngắn hơn MOSFET [11]. Không những vậy, TFET và MOSFET lại có cùng công nghệ CMOS tương thích với nhau. Sự khác biệt lớn nhất giữa TFET và MOSFET nằm ở cơ chế vận chuyển hạt dẫn cơ bản. Nếu như MOSFET sử dụng cơ chế khuếch tán nhiệt để tạo ra dòng điện thì TFET lại hoạt động dựa trên cơ chế xuyên hầm qua vùng cấm (BTBT) [2]. Với cơ chế BTBT, các hạt dẫn sẽ xuyên qua vùng cấm để đi từ dải hóa trị đến dải dẫn đối với TFET loại n (hoặc ngược lại đối với TFET loại p). Hình 1.6 mô tả cơ chế xuyên hầm qua vùng cấm của TFET loại n ở trạng thái tắt và trạng thái mở. Khi điện thế cực cổng thấp, dải dẫn nằm phía trên dải hóa trị nên độ rộng rào xuyên hầm ở vùng chuyển tiếp nguồn-kênh lớn làm cho xác suất xuyên hầm rất nhỏ do đó TFET ở trạng thái tắt. Khi điện thế cổng tăng lên, điện thế cổng sẽ điều chỉnh mật độ hạt dẫn bên dưới cổng. Khi điện thế đặt vào cổng vượt quá điện thế ngưỡng, giản đồ năng lượng ở kênh bị kéo xuống làm cho độ dốc của kênh năng lượng tại lớp chuyển tiếp nguồn-kênh rất lớn. Do đó, độ rộng rào xuyên hầm hẹp lại làm cho electron trong dải hóa trị có thể xuyên hầm qua vùng cấm đến dải dẫn để thiết lập trạng thái mở [2]. TFET là lý tưởng khi cửa sổ xuyên hầm (tunneling window) tại chuyển tiếp nguồn-kênh được mở trộng ở trạng thái mở nhưng đóng hoàn toàn ở trạng thái tắt.

Hình 1.5. Phác họa cấu trúc của TFET đơn cổng (a) loại n và (b) loại p.

Một trong những đặc tính điện quan trọng nhất của TFET là có độ dốc dưới ngưỡng tốt hơn MOSFET thông thường và điều đặc biệt nữa là độ dốc dưới ngưỡng của nó phụ thuộc vào điện áp cổng [2, 12]. Điều này có thể được giải thích bằng sự phụ thuộc phức tạp của dòng dẫn vào xác suất xuyên hầm và số lượng các trạng thái xuyên hầm đã có sẵn được xác định bởi các hàm phân bố Fermi-Dirac ở nguồn và kênh [12]. Mô phỏng và thực nghiệm đã chứng minh, TFET có độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade trong đó phải kể đến các TFET sử dụng vật liệu Silicon có độ dốc dưới ngưỡng 52.8 mV/decade, 46 mV/decade với cấu trúc Silicon trên đế cách điện (Silicon-on- insulator (SOI)) [13, 14] và các TFET sử dụng vật liệu Si/SiGe có độ dốc dưới ngưỡng 44 mV/decade [15]. Hình 1.7 mô tả cấu trúc SOI của NMOS và TFET loại n đơn cổng có cấu trúc khối. So sánh hình 1.2, 1.5 và 1.7 ta có thể thấy: ở cấu trúc SOI, phía dưới cổng có một tấm Silicon được cấy lên trên bề mặt lớp ô-xít, lớp ô-xít này được chôn ở trên thân của linh kiện. Thân linh

Hình 1.6. Giản đồ năng lượng của TFET (a) ở trạng thái tắt và (b) ở trạng thái mở.

kiện có thể là Silicon và được pha tạp nhẹ cùng loại với tấm Silicon phía dưới cổng. Với SOI TFET, độ dốc dưới ngưỡng phụ thuộc vào độ dày ô-xít cổng tox, độ dày lớp SOI tSOI và độ dốc của biên dạng pha tạp nguồn. Thực nghiệm và mô phỏng đã chứng tỏ rằng khi tox và tSOI được thu nhỏ đến giá trị tối ưu thì độ dốc dưới ngưỡng của TFET giảm xuống dưới 60 mV/decade. Người ta đã chế tạo TFET kênh n độ dài 70 nm khi hoạt động bình thường có độ dốc dưới ngưỡng là 52.8 mV/decade với điện áp ngưỡng đo được là 0.12 V [13]. Ngoài ra, TFET có tỉ số dòng mở (on-current (Ion)) trên dòng tắt (off-current (Ioff))

Hình 1.7. Cấu trúc SOI của (a) NMOS và (b) TFET loại n.

cao [16, 17], dòng rò thấp vì rào thế nhiệt của chuyển tiếp p-i-n ở trạng thái phân cực ngược trong TFET cao hơn so với MOSFET. Hiệu ứng xuyên hầm và vận chuyển điện tử trong TFET có thể tăng tốc độ hoạt động của TFET. Vì vậy, TFET rất phù hợp với các vi mạch có điện áp nguồn cấp và công suất tiêu thụ thấp [18].

Mặc dù TFET có những ưu điểm vượt trội hơn so với MOSFET truyền thống nhưng cơ chế xuyên hầm cũng đồng thời là lý do khiến dòng mở của TFET thấp vì xác suất xuyên hầm là tương đối nhỏ [19]. Đó là lý do vì sao cơ chế xuyên hầm qua vùng cấm trong chất bán dẫn đã được phát hiện trong một thời gian dài nhưng nó không được nghiên cứu áp dụng nhiều cho các linh kiện transistor. TFET chỉ thực sự được quan tâm nhiều trong những năm gần đây do việc thu nhỏ kích thước và điện áp hoạt động của MOSFET bị giới hạn. Đáng chú ý, xuyên hầm qua vùng cấm trong TFET không những xảy ra

tại chuyển tiếp nguồn-kênh mà còn xảy ra tại chuyển tiếp máng-kênh. Trong đó, dòng mở được xác định tại chuyển tiếp nguồn-kênh còn dòng lưỡng cực (ambipolar current) được xác định tại chuyển tiếp máng-kênh. Do tính đối xứng trong hoạt động của chuyển tiếp p-i-n nên dòng lưỡng cực không mong muốn luôn tồn tại ở linh kiện TFET. Vậy nên, vấn đề cần quan tâm ở đây là với độ dốc dưới ngưỡng có thể nhỏ, làm thế nào để hiệu điện thế ngưỡng của TFET có thể được giảm đáng kể mà vẫn đảm bảo dòng mở và hiệu điện thế tăng tốc đủ lớn trong khi vẫn duy trì dòng rò và dòng tắt nhỏ.

Trong đó, dòng dẫn trong TFET theo hướng đường hầm Zener, được xác

định bởi Sze [20] là:

ID = (1.3)

là điện trường. Với, hệ số A phụ thuộc vào loại vật liệu của linh kiện, m* là khối lượng hiệu dụng của hạt dẫn, Eg là độ rộng vùng cấm, là hằng số Planck rút gọn 2π, Veff là độ lệch điện áp tại khu vực chuyển tiếp xuyên hầm,

Dòng dẫn trong TFET phụ thuộc vào xác suất xuyên hầm, do đó ta cũng

có thể viết [21]:

ID ~ (1.4)

Trong đó, là độ rộng vùng cấm hiệu dụng, εSi là hằng số điện môi của

Silicon, εox là hằng số điện môi của vật liệu ô-xít cổng, tSi là độ dày của lớp Silicon, ΔΦ là độ dài đoạn chồng phủ của dải hóa trị và dải dẫn. Từ công thức 1.4 ta thấy rằng dòng dẫn của TFET có thể tăng khi thay đổi vật liệu hoặc cấu trúc lớp cách điện cổng như tăng hằng số điện môi εox và/hoặc giảm độ dày tox của lớp ô-xít cổng. Hay nói cách khác là dòng dẫn tăng khi giảm bề dày lớp ô- xít tương đương. Tuy nhiên, dòng xuyên hầm trong TFET không chỉ có dòng mở tại chuyển tiếp nguồn-kênh mà còn có dòng rò lưỡng cực tại chuyển tiếp máng-kênh. Vậy nên nếu bề dày lớp ô-xít tương đương giảm thì dòng mở

Hình 1.8. Phác họa sơ đồ mặt cắt ngang của cấu trúc DG-TFET.

được tăng cường đáng kể nhưng kèm theo đó thì dòng rò lưỡng cực cũng tăng lên. Việc tăng lên của dòng rò sẽ góp phần làm giảm hiệu suất của TFET.

Thực tế, đã có rất nhiều công trình nghiên cứu quan trọng được các nhà khoa học công bố nhằm phát huy ưu điểm và khắc phục nhược điểm của TFET như tăng dòng mở, giảm dòng rò, giảm công suất tiêu thụ và thu nhỏ linh kiện trong khi vẫn đảm bảo độ dốc dưới ngưỡng tối ưu. Các kỹ thuật đã được nghiên cứu gồm sự kết hợp giữa kỹ thuật về vật liệu và kỹ thuật về cấu trúc. Để tăng hằng số điện môi εox của vật liệu ô-xít cổng người ta đã sử dụng vật liệu cổng có hằng số điện môi cao (high-k) [22]. Ngoài ra, một số kỹ thuật khác cũng đã được nghiên cứu cho TFET và thu được những kết quả rất khả quan như: thiết kế cấu trúc cổng (đơn cổng, lưỡng cổng, đa cổng, cổng hình trụ) [23], sử dụng vật liệu có vùng cấm thấp [24], thay đổi nồng độ pha tạp nguồn-máng [24], sử dụng cấu trúc dị chất Si/SiGe [15], các vật liệu bán dẫn

nhóm III-V [25], các vật liệu như dây nano, CNT [26], lựa chọn ra các tham số thích hợp để giảm chiều dài kênh, độ dày thân [27], thiết kế hốc pha tạp

[28]… Trong đó phải kể đến thiết kế quan trọng là TFET với cấu trúc lưỡng cổng (double gate tunneling field-effect transistor (DG-TFET)). Với cấu trúc cổng đôi trên kênh, DG-TFET dự kiến có dòng dẫn tăng gấp đôi so với cấu trúc TFET đơn cổng [22]. Hình 1.8 mô tả sơ đồ mặt cắt ngang của cấu trúc DG-TFET loại n. Mặc dù các loại TFET có cấu trúc khác nhau sẽ có những đặc thù riêng nhưng nguyên tắt hoạt động cơ bản của tất cả các TFET đều giống nhau, đều dựa trên cơ chế xuyên hầm qua vùng cấm trong đó cực cổng điều khiển tính chất điện của vùng kênh gián tiếp qua lớp ô-xít cổng. Vì vậy, ta có thể sử dụng cấu trúc DG-TFET làm TFET đại diện để tìm hiểu rõ hơn về hoạt động của TFET.

1.3. TFET VỚI ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC

Mặc dù DG-TFET có dòng dẫn được cải thiện so với TFET đơn cổng nhưng vẫn thấp hơn so với MOSFET truyền thống. Xuất phát từ yêu cầu về nâng cao dòng mở và giảm dòng rò lưỡng cực của TFET, nhiều phương pháp bao gồm cả kỹ thuật vật liệu và cấu trúc đã được đề xuất nhằm giảm (tăng) độ rộng rào xuyên hầm ở trạng thái mở (tắt). Mặt khác, xác suất xuyên hầm phụ thuộc mạnh mẽ vào chiều rộng và chiều cao của rào xuyên hầm nên việc thu hẹp rào xuyên hầm luôn được xem xét rộng rãi. Chiều cao của rào thế phụ thuộc vào độ rộng vùng cấm của vật liệu bán dẫn, còn độ rộng của rào thế lại bị ảnh hưởng của nhiều yếu tố như biên dạng pha tạp nguồn/máng [29], vật liệu điện môi cổng [30], độ dày thân [27], cấu trúc tổng thể của linh kiện [31], điện áp cung cấp [32],… Dù phức tạp, nhưng nguyên tắc chung của mọi TFET là độ rộng rào xuyên hầm được điều khiển bởi điện áp cổng. Trong đó, cổng được cách điện bởi một lớp ô-xít cách điện, nên khi thiết kế lớp ô-xít cổng thích hợp sẽ làm tăng khả năng điều khiển của cổng lên kênh, dẫn đến tăng dòng mở và giảm dòng rò ở linh kiện TFET. Vì vậy, DG-TFET đã được cải tiến bằng cách thay đổi cấu trúc điện môi cổng. Một trong những phương pháp nhằm tăng cường dòng mở cho TFET là sử dụng vật liệu điện môi cao ở điện môi cổng (công thức 1.4). Vật liệu điện môi cao làm tăng sự điều khiển của cực cổng lên vùng chuyển tiếp xuyên hầm nên dòng mở được nâng cao nhưng đồng thời dòng lưỡng cực cũng tăng lên đáng kể. Vậy nên, ý tưởng về

Hình 1.9. Phác họa cấu trúc của DG HJ-TFET với cổng xếp lớp [33].

việc sử dụng cả vật liệu điện môi cao và vật liệu có hằng số điện môi thấp (low-k) ở cực cổng nhằm tăng dòng mở và giảm dòng rò đã được nghiên cứu.

Linh kiện đầu tiên mà luận văn giới thiệu là cấu trúc TFET có vật liệu điện môi cổng xếp lớp. Thay vì sử dụng cấu trúc điện môi cổng đồng chất thì người ta thực hiện TFET lưỡng cổng với cấu trúc điện môi cổng chuyển tiếp dị chất (double gate heterojunction TFET (DG HJ-TFET)) [33]. DG HJ-TFET có điện môi cổng gồm vật liệu điện môi cao HfO2 và vật liệu điện môi thấp SiO2 xếp thành lớp như hình 1.9. Sử dụng thiết bị mô phỏng hai chiều Silvaco ATLAS [34] để so sánh dòng dẫn của DG-TFET đồng chất và DG HJ-TFET chuyển tiếp dị chất. Theo kết quả mô phỏng, độ dốc dưới ngưỡng và tỉ lệ dòng Ion/ Ioff của DG HJ-TFET tốt hơn so với DG-TFET đồng chất. Trong đó, DG HJ-TFET có SS = 1.5 mV/decade và Ion/Ioff = 1e12, còn DG-TFET đồng chất có SS = 10 mV/decade và Ion/Ioff = 1e6. Tuy nhiên với cấu trúc cổng xếp lớp, dòng mở của DG HJ-TFET mặc dù lớn hơn DG HJ-TFET chỉ sử dụng SiO2 nhưng vẫn thấp hơn so với DG HJ-TFET chỉ sử dụng HfO2 [33].

Hình 1.10. Phác họa cấu trúc của HGD-TFET đặc trưng.

Một ý tưởng khác về việc thay đổi cấu trúc điện môi cổng là dựa vào sự khác nhau của dòng xuyên hầm tại chuyển tiếp nguồn-kênh và chuyển tiếp máng-kênh. Xuyên hầm ở trạng thái mở xảy ra tại khu vực chuyển tiếp nguồn-kênh nên sử dụng vật liệu điện môi cao phía cực nguồn sẽ rút ngắn độ rộng rào xuyên hầm tại khu vực này. Vì vậy, dòng mở sẽ được nâng cao. Trong khi đó, xuyên hầm ở trạng thái tắt lại xảy ra ở khu vực chuyển tiếp máng-kênh nên sử dụng vật liệu điện môi thấp phía máng sẽ làm tăng độ rộng rào xuyên hầm tại đây. Kết quả là dòng lưỡng cực sẽ giảm. Hình 1.10 mô tả cấu trúc phác họa của TFET cấu trúc khối đặc trưng có điện môi cực cổng dị cấu trúc (hetero-gate-dielectric TFET (HGD-TFET)). Từ hình 1.10 ta thấy, ở HGD-TFET, lớp điện môi cực cổng dị cấu trúc bao gồm các vật liệu điện môi cao và điện môi thấp khác nhau ở phía nguồn và phía máng được tiếp xúc với nhau [35]. Ở HGD-TFET, vật liệu điện môi thấp ở phía máng sẽ làm giảm dòng rò mà không làm thay đổi hoạt động của vật liệu điện môi cao tại chuyển tiếp nguồn-kênh. Kỹ thuật này có thể được thực hiện bằng phương pháp ăn mòn đẳng hướng ô-xít silic, sau đó lắng đọng vật liệu điện môi cao [35]. Thực nghiệm và mô phỏng đã chứng minh, cấu trúc TFET điện môi cực cổng dị cấu trúc không những có độ dốc dưới ngưỡng thấp hơn MOSFET mà nó còn tăng cường đáng kể dòng mở và giảm mạnh dòng rò lưỡng cực so với TFET thông thường [23, 35]. Kỹ thuật điện môi cực cổng dị cấu trúc được

Hình 1.11. Phác họa cấu trúc của HGD-TFET dựa trên cấu trúc khối đặc trưng với chiều dài cổng là 100 nm.

thực hiện ở lớp cách điện cực cổng nên nó hoàn toàn có thể kết hợp được với các kỹ thuật khác liên quan đến vùng thân hay vùng điện cực cổng để nâng cao hơn nữa đặc tính điện của TFET. Vì vậy, việc nghiên cứu vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các cấu trúc TFET khác nhau là thực sự cần thiết.

Đặc tính điện của HGD-TFET cũng đã được so sánh với TFET có điện môi cổng đồng chất (uniform-gate dielectric TFET (UGD-TFET)) chỉ sử dụng vật liệu điện môi cao và chỉ sử dụng vật liệu điện môi thấp ở lớp cách điện cổng bằng cách sử dụng thiết bị mô phỏng hai chiều Silvaco ATLAS. TFET chỉ sử dụng SiO2 làm vật liệu điện môi cổng có chiều dài của lớp ô-xít silic LSiO2 bằng với chiều dài cổng LG. Tương tự, TFET chỉ sử dụng vật liệu điện môi cao làm chất cách điện cổng có chiều dài của lớp vật liệu điện môi cao Lhigh-k bằng với chiều dài cổng LG [35, 36]. HGD-TFET có sự thay đổi đột ngột từ trạng thái tắt sang trạng thái mở vì độ rộng rào xuyên hầm đột ngột thu hẹp khi mức năng lượng tối thiểu của dải dẫn EC được chỉnh lại gần dải hóa trị EV. Bên cạnh đó, độ dốc dưới ngưỡng của HGD-TFET nhỏ hơn UGD- TFET chỉ có điện môi cao 40% và nhỏ hơn UGD-TFET chỉ có SiO2 tới 70%. Không những vậy, dòng mở của HGD-TFET cao hơn khoảng 3 lần so với

UGD-TFET chỉ có điện môi cao và cao hơn khoảng 3 bậc độ lớn so với TFET chỉ có SiO2. Mặc khác, dòng lưỡng cực của HGD-TFET cũng giảm đột ngột khi giảm Lhigh-k và dòng lưỡng cực của HGD-TFET nhỏ hơn so với TFET chỉ có điện môi cao khoảng 6 bậc độ lớn [36].

Tuy nhiên, thực tế hiệu suất HGD-TFET thấp hơn so với dự kiến [37]. Lý do đầu tiên ta có thể cần quan tâm là do biên dạng pha tạp dần dần ở các vị trí chuyển tiếp trong linh kiện HGD-TFET thực tế. Tại chuyển tiếp xuyên hầm của linh kiện được nghiên cứu, các biên dạng pha tạp được giả định là gián đoạn vì nó xác định độ rộng rào xuyên hầm và điện trường điều khiển dòng xuyên hầm. Do đó, biên dạng pha tạp gián đoạn có vai trò quan trọng trong việc hình thành dải dẫn Ec cực tiểu định xứ tại chuyển tiếp xuyên hầm kết quả là dòng mở được nâng cao, độ dốc dưới ngưỡng và dòng lưỡng cực giảm. Lý do khác là vật liệu điện môi cao nằm một phần ở phía nguồn làm tăng sự liên kết giữa cực cổng và vùng kênh. Điều này dẫn đến hình thành cấu trúc dải năng lượng đặc thù [35]. Sự khác biệt về cường độ liên kết giữa cực cổng và vùng kênh ở hai bên khu vực kênh bị chồng phủ bởi vật liệu điện môi cao và điện môi thấp dẫn đến sự hình thành của giếng thế định xứ. Tuy nhiên trong quá trình khắc lớp cách điện cổng SiO2 độ dày của vật liệu điện môi cao có sự khác biệt so với mô phỏng. Do đó, sự khác biệt về cường độ liên kết của cổng đối với hai khu vực chuyển tiếp ở kênh bị giảm dẫn đến ảnh hưởng đến độ sâu của giếng thế định xứ. Vậy nên, hiệu suất của HGD-TFET trong thực tế giảm. Những hạn chế trên cũng có liên quan đến các vị trí chuyển tiếp dị cấu trúc trong HGD-TFET. Những điều đó cho thấy việc nghiên cứu các vị trí này rất quan trọng và nếu được thiết kế đúng sẽ giúp nâng cao hiệu suất cho HGD-TFET. Hai thông số cần được quan tâm là vị trí chuyển tiếp dị cấu trúc phía nguồn (source-side heterojunction (Xsh)) và vị trí chuyển tiếp dị cấu trúc phía máng (drain-side heterojunction (Xdh)) được thể hiện như hình 1.11. Ảnh hưởng của hai vị trí này đến đặc tính điện của linh kiện HGD-TFET sẽ được nghiên cứu ở chương 3.

1.4. MỤC TIÊU CỦA LUẬN VĂN

Kể từ khi ra đời, MOSFET đã có những đóng góp rất to lớn cho ngành công nghiệp điện tử. Tuy nhiên, như đã nói ở trên, MOSFET bị giới hạn vật lý về độ dốc dưới ngưỡng 60 mV/decade tại nhiệt độ phòng do nó hoạt động dựa trên cơ chế khuếch tán nhiệt truyền thống. Chính điều này đã khiến cho MOSFET gặp vấn đề về giảm điện thế nguồn cấp khi thu nhỏ kích thước và do đó MOSFET cũng bị giới hạn khả năng giảm công suất tiêu thụ. Có thể nói, MOSFET đang nhanh chóng tiến về cuối thời kỳ sử dụng. Nhiều nghiên cứu cho thấy, với độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade ở nhiệt độ phòng, TFET là một trong những linh kiện điện tử hiện nay được xem là tiềm năng cho các mạch tích hợp công suất thấp. Tuy nhiên, cơ chế xuyên hầm như đã nói ở trên là nguyên nhân làm cho dòng mở trong TFET thấp hơn rất nhiều so với MOSFET truyền thống. Hạn chế này của TFET đã và đang nhận được nhiều sự quan tâm của các nhà nghiên cứu. Nhằm nâng cao dòng mở trong khi vẫn duy trì độ dốc dưới ngưỡng và dòng rò nhỏ, nhiều kỹ thuật tiên tiến liên quan đến cả vật liệu và cấu trúc linh kiện đã được đề xuất. Trong số đó, cấu trúc điện môi cực cổng dị cấu trúc đã giúp tăng đáng kể dòng mở và đồng thời làm giảm mạnh dòng rò lưỡng cực của TFET [35].

Như đã phân tích trước đó, bề dày lớp ô-xít tương đương của lớp cách điện cực cổng ảnh hưởng trực tiếp đến mức độ điều biến thế năng ở vùng kênh. Vậy nên, khi thực hiện một mối nối dị cấu trúc ở lớp cách điện cực cổng sẽ gây ra sự thay đổi đột ngột của độ biến điệu thế năng vùng kênh ngay dưới vị trí mối nối dị cấu trúc. Chính sự khác biệt đột ngột này sẽ tạo ra một giếng thế định xứ tại vị trí của mối nối. Khi vị trí giếng thế định xứ này thích hợp, nó sẽ có vai trò làm giảm độ dốc dưới ngưỡng và tăng dòng mở của linh kiện.

Đề tài nhằm đánh giá và so sánh vai trò của kỹ thuật điện môi cực cổng dị cấu trúc trong các loại TFET có cấu trúc khác nhau như: cấu trúc xuyên hầm điểm, xuyên hầm đường, cấu trúc khối và cấu trúc thân mỏng lưỡng cổng. Các đánh giá và so sánh dựa trên kết quả nghiên cứu thiết kế một cách thích hợp của lớp điện môi dị cấu trúc trong từng loại TFET khác nhau. Ngoài

ra, do xu thế bắt buộc của việc thu nhỏ kích thước linh kiện, ảnh hưởng của điện môi dị cấu trúc tới hiệu ứng kênh ngắn cũng được khảo sát để đánh giá vai trò của kỹ thuật này một cách toàn diện hơn.

Luận văn gồm có 4 chương bao gồm các nội dung sau:

Chương 1 có ba nội dung chính. Nội dung thứ nhất là giới thiệu tổng quan sự ra đời, cấu trúc hoạt động, ưu điểm và hạn chế vật lý cơ bản của MOSFET. Nội dung thứ hai là sự cần thiết, cấu trúc, hoạt động, ưu điểm và nhược điểm của TFET. Nội dung thứ ba là một số kết quả nghiên cứu quan trọng đã đạt được của TFET có điện môi cực cổng dị cấu trúc.

Chương 2 có hai nội dung chính. Một là tóm tắt cơ chế xuyên hầm qua vùng cấm trong chất bán dẫn có vùng cấm trực tiếp và bán dẫn có vùng cấm gián tiếp đồng thời trình bày mô hình xuyên hầm qua vùng cấm của Kane. Hai là giới thiệu về phần mềm MEDICI được sử dụng để thực hiện các mô phỏng hai chiều của linh kiện TFET.

Chương 3 gồm bốn nội dung. Một là tìm hiểu về cơ chế giảm dòng rò lưỡng cực ở linh kiện HGD-TFET có cấu trúc khối đặc trưng thông qua việc so sánh đặc tính điện của linh kiện này với UGD-TFET cũng có cấu trúc khối. Hai là khảo sát sự ảnh hưởng của vị trí Xsh, Xdh tối ưu và tỷ số EOT của lớp vật liệu cổng có hằng số điện môi thấp/điện môi cao trong việc nâng cao hiệu suất của HGD-DG TFET. Ba là khảo sát sự ảnh hưởng của vị trí Xsh và Xdh đến dòng mở của HGD-TFET có cấu trúc xuyên hầm đường. Bốn là tìm hiểu về ảnh hưởng của cấu trúc và các thông số HGD đến hiệu ứng kênh ngắn của HGD-TFET có cấu trúc khối và HGD-DG TFET.

Chương 4 tóm tắt về nội dung, phương pháp, các kết quả đã làm được và ý nghĩa của việc tìm ra những kết quả đó đồng thời đề xuất những hướng hay vấn đề có thể phát triển nghiên cứu tiếp theo của đề tài.

CHƯƠNG 2. SƠ LƯỢC VỀ MÔ HÌNH XUYÊN HẦM QUA VÙNG CẤM VÀ PHẦN MỀM MÔ PHỎNG HAI CHIỀU

Xuyên hầm qua vùng cấm được quan sát lần đầu tiên cách đây hơn 60 năm trong các diode chuyển tiếp p-n sử dụng vật liệu germanium có độ rộng vùng cấm thấp bởi Esaki [38]. Cơ chế này cho các electron di chuyển qua vùng cấm của chất bán dẫn nên đạt được độ dốc dưới ngưỡng thấp hơn giới hạn về độ dốc dưới ngưỡng 60 mV/decade của MOSFET thông thường. Cơ chế xuyên hầm đã được sử dụng trong các TFET có cấu trúc p-i-n và cũng đã được chứng minh có độ dốc dưới ngưỡng thấp hơn 60 mV/decade. Mặc dù có ưu điểm về độ dốc dưới ngưỡng nhưng dòng mở của TFET thấp hơn nhiều so với MOSFET thông thường. Để đạt được sự gia tăng về dòng mở, ta cần phải có một nghiên cứu cẩn thận về cơ chế xuyên hầm. Vì vậy, trong chương hai, luận văn sẽ tìm hiểu về cơ chế xuyên hầm qua vùng cấm của electron ở chất bán dẫn có vùng cấm trực tiếp và gián tiếp. Bên cạnh đó, chương này cũng trình bày mô hình hai vùng năng lượng của Kane cho biểu thức tính tốc độ xuyên hầm đơn giản. Đây là cơ sở quan trọng để xác định dòng xuyên hầm của TFET. Ngoài ra, chương trình mô phỏng được viết trong phần mềm MEDICI cũng sẽ được giới thiệu trong chương này.

2.1. MÔ HÌNH KANE CHO XUYÊN HẦM QUA VÙNG CẤM

2.1.1. Cơ chế xuyên hầm qua vùng cấm

2.1.1.1. Chất bán dẫn có vùng cấm trực tiếp và gián tiếp

Sự xuyên hầm của electron qua vùng cấm của chất bán dẫn được phát hiện bởi Zener [39] nên thường được gọi là đường hầm Zener hoặc cơ chế xuyên hầm qua vùng cấm (BTBT). Sau đó, nhiều nghiên cứu đã được thực hiện để làm sáng tỏ bản chất vật lý và mô hình hóa BTBT trong mô hình điện trường đều và không đều [40, 41]. Dòng các electron xuyên hầm đóng vai trò là dòng dẫn trong TFET. Vì vậy, để xác định được dòng xuyên hầm của TFET ta phải xác định được tốc độ và xác suất xuyên hầm tại các khu vực chuyển tiếp xuyên hầm (tunnel junction). Để đơn giản trong việc tính toán,

Hình 2.1. Minh họa sự xuyên hầm qua vùng cấm của electron từ vùng hóa trị sang vùng dẫn của chuyển tiếp p-n phân cực ngược trong điện trường đều.

các tham số liên quan đến tính toán được biểu diễn trong không gian véc-tơ sóng k (k-space).

Hình 2.1 mô tả giản đồ năng lượng của chuyển tiếp p-n phân cực ngược trong mô hình điện trường đều. Hình 2.1 thể hiện, các electron trong vùng hóa trị thực hiện quá trình xuyên hầm trở thành electron tự do trong vùng dẫn. Theo lý thuyết vùng năng lượng, vùng cấm của chất bán dẫn là vùng nằm giữa vùng hóa trị và vùng dẫn, không có mức năng lượng nào nên điện tử không thể tồn tại ở đó. Thuộc tính của chất bán dẫn được đặc trưng bởi độ rộng vùng cấm. Có hai loại chất bán dẫn là chất bán dẫn có vùng cấm trực tiếp như GaAs, InGaAs và chất bán dẫn có vùng cấm gián tiếp như Si, Ge. Hình 2.2 minh họa giản đồ năng lượng của chất bán dẫn có vùng cấm trực tiếp và vùng cấm gián tiếp. Trong chất bán dẫn có vùng cấm trực tiếp, đỉnh của vùng hóa trị và đáy của vùng dẫn nằm trên cùng một giá trị của số sóng k như hình 2.2 (a). Khi electron xuyên hầm qua vùng cấm của chất bán dẫn có vùng cấm trực tiếp thì không xảy ra quá trình hấp thụ hay phát xạ phonon trung gian. Do đó, năng lượng và xung lượng vuông góc với phương xuyên hầm của electron sẽ được bảo toàn. Nói cách khác, dịch chuyển của electron

Hình 2.2. Giản đồ năng lượng của chất bán dẫn có (a) vùng cấm trực tiếp và (b) vùng cấm gián tiếp.

trong vùng cấm trực tiếp tuân theo đúng định luật bảo toàn năng lượng (EC - EV = hν) và định luật bảo toàn xung lượng với véc-tơ sóng trước và sau dịch chuyển của electron là bằng nhau (kf = ki). Như vậy, trong chất bán dẫn có vùng cấm trực tiếp, hiện tượng hấp thụ hay bức xạ phonon được thực hiện dễ

dàng. Trong chất bán dẫn có vùng cấm gián tiếp, đỉnh của vùng hóa trị và đáy của vùng dẫn không nằm trên cùng một giá trị của số sóng k như hình 2.2 (b). Khi electron xuyên hầm qua vùng cấm của chất bán dẫn có vùng cấm gián tiếp thì nó phải trải qua quá trình hấp thụ hay phát xạ các phonon dao động mạng tinh thể. Điều này là cần thiết để quá trình dịch chuyển của electron tuân theo các định luật bảo toàn. Việc hấp thụ phonon có thể được thực hiện nhờ cơ chế trung gian. Một phonon có năng lượng lớn hơn năng lượng vùng cấm có thể được hấp thụ bằng sự dịch chuyển có hướng thẳng đứng giữa đỉnh của vùng hóa trị và đáy thứ hai của vùng dẫn. Năng lượng thừa trong quá trình này sẽ được tiêu tán dưới dạng nhiệt trong vật liệu còn véc-tơ sóng k được bảo toàn. Tóm lại, quá trình xuyên hầm trực tiếp không phải trải qua các quá trình tương tác với phonon. Vậy nên, nếu chất bán dẫn trực tiếp và gián tiếp có độ rộng vùng cấm bằng nhau thì tốc độ xuyên hầm của electron trong quá trình xuyên hầm trực tiếp sẽ lớn hơn nhiều so với quá trình xuyên hầm gián tiếp. Do đó, xác suất xuyên hầm của bán dẫn trực tiếp lớn hơn bán dẫn gián tiếp.

2.1.1.2. Mô hình bán cổ điển WKB

Mô hình bán cổ điển WKB là một mô hình hữu ích để tìm ra xác suất xuyên hầm qua rào thế được phát triển bởi Wentzel, Kramers và Brillouin. Mẫu WKB giả thiết rằng hàm sóng là một hàm mũ với biên độ và pha biến thiên chậm có thể so sánh với bước sóng và là một kỹ thuật để giải gần đúng phương trình Schrodinger độc lập với thời gian. Mô hình WKB cho phép tính toán gần đúng xác suất xuyên hầm qua rào thế có hình dạng bất kỳ. Điều này được dẫn xuất rất chi tiết trong [42]. Tuy nhiên, trong mục này để dễ dàng tiếp cận mô hình bán cổ điển WKB, ta sử dụng dạng rào thế hình chữ nhật.

Hình 2.3 mô tả sự truyền của véc-tơ sóng qua rào thế hình chữ nhật. Ở đây, giải pháp phân tích được sử dụng cho phương trình Schrodinger tồn tại ở cả ba khu vực. Trong đó, véc-tơ sóng trong vùng truyền đến và truyền đi là có thật còn trong vùng hàng rào là tưởng tượng. Véc-tơ sóng trong hàng rào dẫn đến sự suy giảm theo hàm số mũ của biên độ hàm sóng và giảm xác suất xuyên hầm.

Hình 2.3. Sự truyền của véc-tơ sóng qua rào thế hình chữ nhật.

Sử dụng phương pháp WKB, các hàm sóng của điện tử trong các vùng

cấm ở hình 2.1 được viết là [43]:

(2.1)

trong đó, các véc-tơ sóng là:

(2.2)

Hình 2.4. Rào thế V(x) có hình dạng tùy ý.

Với, là hằng số Plank rút gọn, m* là khối lượng hiệu dụng, E là năng lượng electron và V(x) là hàm thế. Nếu vùng cấm (II) trên hình 2.1 lớn hơn nhiều so với bước sóng thì có thể xem V(x) là một hằng số. Áp dụng các điều kiện biên thích hợp, sử dụng phương pháp WKB, xác suất xuyên hầm qua vùng cấm (P) được xác định bằng tỉ lệ các bình phương biên độ sóng đi và sóng tới xấp xỉ là [43]:

(2.3)

Với rào thế lớn hoặc dày ( ) thì xác suất xuyên hầm thấp.

Vậy nên, biểu thức (2.3) được rút gọn đơn giản hơn như sau:

(2.4)

Bất kỳ rào thế có hình dạng tùy ý có thể được coi là tập hợp của nhiều rào thế hình chữ nhật như hình 2.4. Xác suất xuyên hầm sẽ là tổng xác suất riêng của từng rào thế hình chữ nhật. WKB gần đúng có thể đạt được khi chiều rộng rào thế tiến đến 0.

(2.5)

Trong quá trình xuyên hầm qua vùng cấm, electron từ vùng hóa trị xuyên qua vùng cấm của chất bán dẫn để đến vùng dẫn, rất khó để hình dung được hình dạng của rào thế V(x). Vì vậy, khi tính xác suất xuyên hầm bằng phương pháp tiếp cận WKB, ta không cần quá quan tâm đến hình dạng của rào thế V(x) mà cần quan tâm mối quan hệ của véctơ sóng tưởng tượng K(x) trong rào thế. Để mô tả mức độ phân rã của hàm sóng, ta sử dụng hàm năng

lượng K(E). K(E) được xác định dựa trên điện trường dọc theo đường

hầm:

(2.6)

Sự phân tán đơn giản nhất cho véctơ sóng tưởng tượng trong vùng cấm chất bán dẫn là biểu diễn hàm thế V(x) dưới dạng parabol hoặc hệ thức một vùng năng lượng (1-band relation) [44].

(2.7)

Véctơ sóng tưởng tượng ở dải hóa trị bằng 0 khi sóng điện tử di chuyển va chạm vào rào thế nên thực tế có thể sử dụng hệ thức hai vùng năng lượng đối xứng (2-band relation) [45]:

(2.8)

Thành phần tưởng tượng bằng không ở cạnh của cả hai vùng năng lượng. Tuy nhiên phương trình (2.8) chỉ có một khối lượng hiệu dụng m* được sử dụng. Trường hợp khối lượng hiệu dụng ở vùng hóa trị và vùng dẫn khác nhau, ta có thể sử dụng hệ thức hai vùng năng lượng không đối xứng [46, 47]:

; (2.9)

Trong một khối bán dẫn lớn, theo không gian ba chiều, việc xuyên hầm của điện tử có sự phức tạp hơn. Có thể có một phần động lượng của điện tử theo hướng cắt ngang với hướng xuyên hầm. Phần năng lượng theo phương ngang (ET) này phải được tính đến khi tính xác suất xuyên hầm. Biểu thức về mối quan hệ của véctơ sóng tưởng tượng cần được sửa đổi như sau [48]:

;

; (2.10)

;

Tính toán dòng xuyên hầm cho hình 2.1, số lượng trạng thái trong không gian k trong thể tích dkxdkydkz xung quanh (kx, ky, kz) và (kx+dkx, ky+dky, kz+dkz) được tính trong vùng hóa trị của phía sóng tới [48].

(2.11)

Mật độ dòng điện theo hướng hàng rào được xác định là:

(2.12)

là vận tốc electron theo hướng hàng rào. Sử dụng các Trong đó, vx =

công thức kết nối, xác suất xuyên hầm sẽ được tính qua biểu thức [49]:

(2.13)

Với:

, (2.14)

Trong đó, ky, kz là các thành phần véc-tơ sóng theo hướng y, z; q là điện tích là điện trường chuyển tiếp; Eg là độ rộng vùng cấm của chất bán nguyên tố;

dẫn. Biểu thức (2.13) được viết lại là:

(2.15)

Như vậy, sử dụng mô hình bán cổ điển WKB ta có thể tính được xác suất xuyên hầm bằng hình thức toán học đơn giản. Vậy nên, phương pháp này đã được sử dụng rộng rãi cho việc nghiên cứu xuyên hầm của điốt Zener [39]. Tuy nhiên, kết quả trên chỉ đúng cho quá trình xuyên hầm trực tiếp từ vùng hóa trị tới vùng dẫn đối với các vật liệu như dây nanô InSb và InAs [50]. Mô hình WKB không thể áp dụng cho các chất bán dẫn có vùng cấm gián tiếp như Si, Ge và các hợp chất của chúng vì mô hình này không khảo sát quá trình hấp thụ hay tán xạ của electron-phonon. Trong khi, những loại chất bán dẫn này là những chất bán dẫn rất quan trọng trong TFET. Ngoài ra, mặt dù phương pháp WKB cho phép tính toán gần đúng xác suất xuyên hầm qua rào thế có hình dạng bất kỳ nhưng ta cần phải biết hình dạng của rào thế trong khi điều này là rất khó để xác định đối với TFET ở điều kiện pha tạp và phân cực ngược. Do đó, mô hình này đã bộc lộ nhiều hạn chế khi áp dụng cho các linh kiện có kích thước siêu nhỏ với nhiều ảnh hưởng lượng tử có thể xảy ra [51]. Hạn chế của mô hình bán cổ điển WKB cho thấy cần phải xây dựng một mô hình mới trong đó phải tính đến quá trình hấp thụ và tán xạ của electron- phonon trong suốt quá trình xuyên hầm. Điều đó đã dẫn đến sự ra đời của các mô hình lượng tử đầy đủ. Tuy vậy, do các thuật toán phức tạp nên việc sử

dụng mô hình lượng tử đầy đủ rất khó để suy ra các cơ chế và tính chất vật lý của quá trình xuyên hầm cũng như các thuộc tính điện của TFET. Bên cạnh đó, mẫu lượng tử đầy đủ khi mô phỏng thì thời gian mô phỏng chậm hơn rất nhiều so với mô phỏng bán cổ điển, đòi hỏi số lượng máy tính lớn và chỉ thích hợp khảo sát cho các cấu trúc linh kiện có kích thước rất nhỏ [51]. Để tính dòng xuyên hầm đồng thời rút ra các đặc tính của linh kiện và thiết kế TFET thì một phương pháp tiếp cận khác thường được sử dụng là mô hình hai vùng năng lượng của Kane (two band Kane model).

2.1.1.3. Mô hình Kane

Mô hình hai vùng năng lượng Kane cũng là một mô hình bán cổ điển cho mối quan hệ định lượng giữa tốc độ xuyên hầm với độ rộng vùng cấm của chất bán dẫn, khối lượng hiệu dụng, điện trường,… được xây dựng bởi E. O. Kane năm 1959 [52]. Đây là một mô hình được sử dụng rộng rãi và lâu đời nhất vì biểu diễn toán học của nó đơn giản hơn nhiều so với mô hình lượng tử đầy đủ. Mô hình Kane có nguồn gốc sử dụng phương pháp pha tĩnh, khi tính xác suất xuyên hầm trực tiếp nó cho kết quả tương tự mô hình bán cổ điển WKB ngoại trừ thêm tham số π2/9. Đặc biệt, mô hình Kane có thể áp dụng cho cả chất bán dẫn có vùng cấm trực tiếp và chất bán dẫn có vùng cấm gián tiếp và hoàn toàn phù hợp với linh kiện có kích thước lớn hơn so với mô hình lượng tử đầy đủ.

Quá trình xuyên hầm qua vùng cấm ở mô hình hai vùng năng lượng của

Kane có thể được nghiên cứu qua phương trình Schrodinger.

(2.16)

Hàm thế V(x) trong phương trình Schrodinger được biểu diễn là tổng của thế tuần hoàn Vlat trong tinh thể và thế phân cực áp vào Vext. Trong đó, việc biểu diễn phương trình Schrodinger được thực hiện bằng cách sử dụng các hàm

Bloch có dạng:

(2.17)

Với, là hàm tuần hoàn Bloch; k là véc-tơ sóng và chỉ số n trong hàm

Bloch cho biết vùng năng lượng thứ n. Nếu điện thế ngoài là đồng nhất thì:

(2.18)

Với giả thiết rằng điện thế phân cực tạo ra một điện trường đều trong tinh

thể, Kane đã viết lại phương trình Schrodinger độc lập thời gian như sau [53]:

(2.19)

Trong đó, En(k) là năng lượng của tinh thể; E là tổng năng lượng của electron; là hệ số biểu diễn trạng thái của các vùng năng lượng trong và

tinh thể; n và n’ là chỉ số các vùng năng lượng khác nhau; Xnn’ là yếu tố ma trận liên vùng. Với:

(2.20)

(2.21)

Gọi γ là độ rộng của vùng Brillouin theo hướng x thì mật độ trạng thái

được xác định bởi công thức:

(2.22)

Xác suất cho mỗi đơn vị thời gian của quá trình dịch chuyển từ vùng n đến vùng n’ là:

(2.23)

Nếu bỏ qua các số hạng liên vùng trong công thức (2.19) thì hàm sóng không nhiễu loạn trong không gian xung lượng tinh thể là:

(2.24)

Áp dụng kỹ thuật tương tự như phương pháp pha tĩnh trong mặt phẳng phức, các yếu ma trận chuyển dịch trong mô hình Kane được viết như sau [40]:

(2.25)

Với:

(2.26)

(2.27)

Trong đó, là năng lượng vuông góc tại trạng thái đầu tiên; mr là khối

lượng rút gọn; và là khối lượng hiệu dụng ở vùng dẫn và vùng hóa trị.

Ngoài ra, năng lượng vuông góc là bảo toàn do năng lượng vuông góc tại

trạng thái đầu tiên và trạng thái cuối cùng là bằng nhau ( = = ).

Trong điện trường đồng nhất, các electron luân chuyển quanh vùng

[46]. Xác suất xuyên hầm trực tiếp được xác Brillouin với thời gian t0 =

định:

(2.28)

Sử dụng các phương trình (2.23)-(2.28), ta có biểu thức xác suất xuyên hầm trực tiếp:

(2.29)

Trong đó:

(2.30)

Nếu khối lượng hiệu dụng của các vùng hóa trị và vùng dẫn bằng nhau

( = = m*) thì xác suất xuyên hầm trong mô hình Kane cho kết quả tương

tự mô hình bán cổ điển WKB với hệ số π2/9 như đã nói ở trên.

Tuy nhiên, biểu thức (2.29) chỉ áp dụng cho chuyển tiếp lý tưởng với điện trường đều. Nếu điện trường không đều thì trong mô hình Kane, điện trường định xứ và phi định xứ đã được đã được giả định tùy ý. Nhưng khi tính toán dòng xuyên hầm đối với TFET bằng cách sử dụng điện trường định xứ cho mô hình Kane thì thấy có một độ lệch lớn [47, 48]. Vậy nên, mô hình Kane dựa trên điện trường phi định xứ sẽ tốt hơn. Đó là lý do vì sao mẫu phi định xứ được sử dụng rộng rãi trong tính toán dòng xuyên hầm của TFET. Tuy nhiên, các nghiên cứu gần đây cho thấy mẫu hỗn hợp bao gồm cả điện trường định xứ và phi định xứ trong thành phần trước hàm mũ của biểu thức (2.29) là thích hợp hơn với các ước tính về tốc độ xuyên hầm [49].

Với xuyên hầm gián tiếp, xác suất xuyên hầm của điện tử được tính toán

bởi Kane và Keldysh cho ra kết quả là [50]:

(2.31)

Trong đó, mc là mật độ trạng thái trong vùng dẫn; mv là mật độ trạng thái là điện trường tại mối nối xuyên trong vùng hóa trị; ρ là khối lượng riêng;

hầm; DTA là hàm thế biến thiên của phonon nhánh âm học ngang (transverse acoustic phonon); εTA là năng lượng phonon của nhánh âm học ngang; NTA =

là số lấp đầy phonon của nhánh âm học ngang; là năng

lượng thẳng đứng trong chất bán dẫn gián tiếp. Với:

(2.32)

2.1.2. Tốc độ xuyên hầm dựa trên mô hình Kane

Trong một bài báo của mình về tựa đề đường hầm Zener trong chất bán dẫn, Kane đã sử dụng khái niệm lý thuyết nhiễu loạn phụ thuộc thời gian và mức Fermi vàng để đưa ra biểu thức ban đầu cho tốc độ xuyên hầm (Gbtbt) của các electron [41]:

(2.33)

Với là tổng của các trạng thái Bloch trong dải hóa trị; là tổng của

các trạng thái Bloch trong dải dẫn; H là toán tử Hamiltonian. Các chi tiết tính toán của phần tử ma trận này rất dài và phức tạp. Nếu coi điện trường ngoài là một trường thế nhiễu loạn và áp dụng định lý Bloch, ta có thể có được cái gọi là định luật Newton trong không gian véc-tơ sóng như sau:

(2.34)

Từ (2.34), vận tốc của electron trong không gian k là:

(2.35)

Theo cơ học lượng tử, có một trạng thái của thể tích được phép trong không

gian véc-tơ sóng. Nếu gọi là số trạng thái trên một đơn vị thể tích ứng

với một véc-tơ sóng giữa không gian k và k+dk, g là hệ số suy biến, thì:

(2.36)

Như vậy, mật độ trạng thái trong không gian k là:

(2.37)

electron qua vòng kín giữa và Xét một vòng kín có momen xung lượng vuông góc, thông lượng của là dNF. Gọi Fv và Fc là hàm phân bố

Fermi-Dirac trong vùng hóa trị và vùng dẫn. dNF là tích của vận tốc electron trong không gian k, mật độ trạng thái trong không gian k, diện tích vòng kín và số trạng thái bị chiếm [44]. Vậy nên:

(2.38)

Từ công thức (2.35), (2.37), (2.38), ta có:

(2.39)

Kết hợp công thức (2.30) và (2.39), thì:

(2.40)

Tốc độ xuyên hầm qua vùng cấm của electron được xác định bằng:

(2.41)

Với FT là hệ số truyền qua. Hệ số truyền qua được định nghĩa là số trạng thái trống ở vùng dẫn mà electron từ vùng hóa trị có thể đến để lấp đầy.

Trong quá trình xuyên hầm trực tiếp, năng lượng và xung lượng của

electron được bảo toàn nên hệ số truyền qua có giá trị bằng 1. Thay

(2.29), (2.40) và = 1 vào công thức (2.41), ta thu được biểu thức tính tốc

độ xuyên hầm trực tiếp là:

(2.42)

Nếu điện áp phân cực ngược (Va) lớn hơn 6kT/q thì hàm phân bố Fermi-Dirac có thể được xem là hàm bước Fv – Fc = 1. Do đó, biểu thức tính tốc độ xuyên hầm trực tiếp được biểu diễn như sau:

(2.43)

Trong đó, Ee có giá trị nhỏ hơn Ei và Ef, tương ứng là năng lượng của electron được đo từ đỉnh của vùng hóa trị của bán dẫn loại p và vùng dẫn của bán dẫn loại n.

Trong quá trình xuyên hầm gián tiếp, thành phần xung lượng vuông góc bị thay đổi so với trạng thái ban đầu trước khi thực hiện quá trình xuyên hầm,

nên hệ số truyền qua luôn lớn hơn 1. Sự khác biệt về xung lượng vuông

góc của hai trạng thái chính là năng lượng vuông góc của phonon được hấp thụ hoặc phát xạ. Mật độ của các trạng thái vuông góc cuối cùng còn trống, để các electron xuyên hầm trong không gian của năng lượng vuông góc đến lấp đầy được tính:

(2.44)

Hệ số truyền qua lúc này là:

(2.45)

Thay (2.31), (2.40) và (2.45) vào công thức (2.41), ta thu được biểu thức tính tốc độ xuyên hầm gián tiếp là:

(2.46)

Biểu thức tính tốc độ xuyên hầm trong mô hình Kane có thể được biết lại dưới dạng tổng quát từ công thức (2.43) và (2.46) khi bỏ qua số hạng hàm mũ rất nhỏ, như sau [52]:

(2.47)

Hệ số γ, các tham số vật liệu A và B phụ thuộc khối lượng hiệu dụng của electron và lỗ trống trong chất bán dẫn. Với quá trình xuyên hầm trực tiếp:

2; ; (2.48)

Với quá trình xuyên hầm gián tiếp:

2.5; ; (2.49)

Tuy nhiên, mô hình Kane chỉ áp dụng cho chuyển tiếp p-n với điện trường đều trong khi xuyên hầm thực thì điện trường là một hàm của vị trí. Do ta không thể biết chính xác dạng của rào thế trong vùng chất bán dẫn, nên khi tiếp cận mô hình Kane với điện trường không đều thì không có tiêu chuẩn chính xác để lựa chọn điện trường định xứ hay phi định xứ. Đề xuất thứ nhất là giả thiết tại điểm ban đầu của quá trình xuyên hầm là điện trường định xứ

( ), thì biểu thức tính tốc độ xuyên hầm trực tiếp trong mô hình Kane là [53]:

(2.50)

Đề xuất thứ hai là điện trường phi định xứ ( ) được xác định dọc theo chiều

dài đoạn xuyên hầm, thì biểu thức tính tốc độ xuyên hầm trực tiếp trong mô hình Kane được viết lại [53]:

(2.51)

Kết hợp cả điện trường định xứ và điện trường phi định xứ, ta sẽ có biểu thức tính tốc độ xuyên hầm của mẫu xuyên hầm hỗn hợp là [53]:

(2.52)

Mẫu xuyên hầm hỗn hợp được trông đợi cho phép tính chính xác về dòng xuyên hầm hơn các mẫu khác và đã được kiểm chứng bởi các kết quả thực nghiệm.

2.2. PHẦN MỀM MÔ PHỎNG HAI CHIỀU

Nhằm rút ra các tính chất vật lý và các đặc tính điện của linh kiện TFET, cũng như đưa ra các tham số thiết kế phù hợp nâng cao đặc tính tắt-mở của các loại cấu trúc TFET khác nhau, người ta đã sử dụng các phần mềm mô phỏng. Một trong số các phần mềm mô phỏng hai chiều được sử dụng phổ biến hiện nay là MEDICI. Phần mềm này đã được phát triển và thương mại hóa bởi công ty Synopsys của Hoa Kỳ [54]. Phần mềm mô phỏng hai chiều MEDICI cho phép mô phỏng trạng thái điện của các linh kiện như MOS, transistor lưỡng cực và các linh kiện bán dẫn khác bằng cách giải một số phương trình Poisson, Boltzman, phương trình liên tục trong không gian tích hợp. Các mô phỏng hai chiều trong phần mềm MEDICI sử dụng mẫu lượng tử hai kênh của Kane, vì mẫu này không những dùng được cho cả chất bán dẫn có vùng cấm trực tiếp và chất bán dẫn có vùng cấm gián tiếp mà còn cho ra kết quả tương đối chính xác. Mô hình Kane được sử dụng trong phần mềm MEDICI được biểu thị đơn giản như công thức (2.47) trong đó có sử dụng các mẫu và tham số vật lý thích hợp cho từng loại vật liệu. Các tham số A và B

trong công thức (2.48) và (2.49) được nhập vào một cách thích hợp bằng các kết quả được tính toán theo lý thuyết hoặc được hiệu chuẩn bằng thực nghiệm. Hơn nữa, MEDICI cũng cho phép tiếp cận mô hình Kane với điện trường định xứ và phi định xứ. Điện trường định xứ là điện trường theo trục x nơi các electron bắt đầu xuyên hầm, trong khi đó điện trường phi định xứ là điện trường dọc theo chiều dài đoạn xuyên hầm của electron.

Chức năng chính của phần mềm MEDICI là giải các phương trình vi phân từng phần. Trong đó, giải phương trình Poisson (2.53) ta sẽ xác định được sự phân bố thế năng của linh kiện.

(2.53)

Với ε là hằng số điện môi tĩnh trong chất bán dẫn; là toán tử Plapce;

được định nghĩa là thế Fermi nội, nghĩa là ; p và n lần lượt là mật độ lỗ

trống và điện tử; là nồng độ tạp chất bị ion hóa; là mật độ điện tích

bề mặt. Để thu được mật độ lỗ trống và điện tử sử dụng cho phương trình (2.53) thì cần giải phương trình liên tục sau:

(2.54)

(2.55)

Trong đó, Un và Up tương ứng là tốc độ tái tổ hợp của mật độ điện tử và lỗ trống; Gn và Gp theo thứ tự là tốc độ phát sinh của mật độ điện tử và lỗ trống;

là mật độ dòng trôi của điện tử và là mật độ dòng trôi của lỗ trống.

Theo nguyên lý vận chuyển Boltzman, và ở phương trình (2.54) và

(2.55) có thể được viết dưới dạng các hàm của mật độ hạt dẫn (n, p), thế giả

Fermi của điện tử ( ) và thế giả Fermi của lỗ trống ( ), như sau:

(2.56)

Ngoài ra, và còn có thể được viết dưới dạng các hàm của , n, p,

độ linh động của điện tử , độ linh động của lỗ trống , hiệu suất khuếch

tán của điện tử Dn và hiệu suất khuếch tán của lỗ trống Dp:

(2.57)

Với:

* Phương pháp mô phỏng:

Ta cần phác họa cấu trúc linh kiện trước khi tiến hành viết chương trình cho mỗi cấu trúc linh kiện. Đầu tiên, tạo khung cho cấu trúc như sau: Sử dụng các câu lệnh X.MESH và Y.MESH để xác định chiều rộng và chiều sâu của linh kiện tương ứng với số ô (N.SPACES) chia theo từng miền. Việc làm này sẽ giúp thu được mật độ ô phù hợp với cấu trúc cần khảo sát. Thứ hai, dùng lệnh REGION xác định vùng vật liệu gồm các khu vực kim loại, ô-xít, chất bán dẫn trong linh kiện. Tiếp theo, dùng lệnh ELECTR NAME=”tên của điện cực” để xác định khu vực cần pha tạp với pha tạp cực nguồn, máng và cổng. Thứ ba, khai báo độ lớn nồng độ pha tạp và loại pha tạp n hay p cho từng khu vực với lệnh PROFILE. Thứ tư, thực hiện khai báo mẫu vật lý, với các mẫu: CONMOB, FLDMOD, SRFMOD2, BGN, FERMIDIR, BTBT, BT.MODEL= n (n=1,2,3). Việc này sẽ đảm bảo tính chính xác khi mô phỏng đặc tính điện của linh kiện. Ngoài ra, để dễ hội tụ ta có thể sử dụng phương pháp GUMMEL hoặc phương pháp NEWTON để thu được kết quả chính xác hơn. Cuối cùng, có thể khai báo khoảng điện thế cổng, điện thế máng và sử dụng lệnh vẽ PLOT, lệnh xuất OUT.FILE=”…” cùng lệnh lưu file trong thư mục. Sau khi viết xong chương trình mô phỏng, ta cho chạy chương trình. Kết quả mô phỏng sẽ cho ta đặc tính dòng-thế, giản đồ năng lượng, đường sức tốc độ xuyên hầm,… của linh kiện cần mô phỏng. Ta có thể sử dụng phần mềm Origin để biểu diễn kết quả thu được, từ đó phân tích, đánh giá hiệu ứng kênh ngắn và giải thích nguyên nhân vật lý liên quan.

CHƯƠNG 3. KẾT QUẢ VÀ THẢO LUẬN

Đối với TFET, cực cổng điều khiển tính chất điện của vùng kênh một cách gián tiếp qua lớp ô-xít cách điện. Trong khi đó, khả năng điều khiển của cổng phụ thuộc vào lớp cách điện cổng và vùng kênh. Nhằm nâng cao khả năng điều khiển của cổng lên vùng kênh, người ta đã kết hợp cả kỹ thuật cấu trúc và vật liệu để tạo ra cấu trúc điện môi cực cổng dị cấu trúc. Vì vậy ở chương 3 này, đề tài đã đánh giá và so sánh vai trò của kỹ thuật điện môi cực cổng dị cấu trúc đến cơ chế giảm dòng rò lưỡng cực, tăng dòng mở trong các loại TFET có cấu trúc khác nhau như cấu trúc xuyên hầm điểm, xuyên hầm đường, cấu trúc khối và cấu trúc thân mỏng lưỡng cổng. Ngoài ra, chương 3 của luận văn cũng nghiên cứu về ảnh hưởng của điện môi dị cấu trúc tới hiệu ứng kênh ngắn trong TFET.

Việc kiểm tra cơ chế, hoạt động và thiết kế của TFET có điện môi cực cổng dị cấu trúc được tiến hành thông qua việc phân tích các đặc tính điện của linh kiện bằng cách thực hiện các mô phỏng hai chiều trong phần mềm MEDICI đã giới thiệu ở chương 2. Trong tất cả các linh kiện TFET được nghiên cứu ở chương 3, vật liệu bán dẫn được sử dụng là In0.53Ga0.47As. Bởi vì vật liệu này là vật liệu có vùng cấm trực tiếp và độ rộng vùng cấm nhỏ (0.75 V) [57] nên sẽ cho dòng mở tối ưu. Sử dụng mẫu xuyên hầm phi định xứ của Kane, tốc độ BTBT của electron trong In0.53Ga0.47As TFET được tính theo công thức (2.47) là:

(2.47)

Vì In0.53Ga0.47As là vật liệu bán dẫn có vùng cấm trực tiếp nên hệ số γ, các tham số vật liệu A và B được tính theo công thức (2.48):

2; ; (2.48)

Các tham số A và B được tính toán theo công thức (2.48) có kết quả tương ứng là 1.4x1020 eV1/2/cm.s.V2 và 8.6x106 V/cm.eV1/2. Các giá trị của tham số A và B hoàn toàn phù hợp với giới hạn của chúng lần lượt là 1-1.4x1020 eV1/2/cm.s.V2 và 8.3-9.2x106 V/cm.eV1/2 được đề xuất bởi Q. Smet [55]. Việc độ rộng vùng cấm bị thu hẹp do pha tạp nồng độ cao, phân bố Fermi – Dirac và tái tổ hợp Shockley – Read – Hall cũng được tính đến trong tất cả các mô phỏng của chương 3.

3.1. CƠ CHẾ GIẢM DÒNG RÒ LƯỠNG CỰC

TFET với cấu trúc p-i-n đặc trưng thì cả chuyển tiếp nguồn-kênh và chuyển tiếp máng-kênh đều có thể đóng vai trò là khu vực chuyển tiếp xuyên hầm. Khi đặt điện áp cổng thích hợp thì cửa sổ xuyên hầm của hai khu vực này có thể mở. Tuy nhiên, việc xuyên hầm ở trạng thái mở xảy ra tại chuyển tiếp nguồn-kênh, còn xuyên hầm ở trạng thái tắt xảy ra ở chuyển tiếp máng- kênh. Do đó, TFET có đặc tính tắt-mở tốt nếu cửa sổ xuyên hầm tại chuyển tiếp nguồn-kênh được mở rộng ở trạng thái mở và đóng hoàn toàn ở trạng thái tắt. Mặc dù vậy, nhưng do tính đối xứng giữa chế độ hoạt động của TFET loại n và loại p nên dòng lưỡng cực luôn tồn tại trong tất cả các TFET có cấu trúc p-i-n đặc trưng. Mặt khác, dòng mở trong TFET là rất nhỏ so với MOSFET. Vậy nên, việc nâng cao dòng mở và giảm dòng rò luôn là vấn đề cần quan tâm khi áp dụng linh kiện TFET vào các vi mạch trong thực tế. Để nâng cao dòng mở cho TFET, người ta giảm bề dày ô-xít tương đương ở lớp cách điện cực cổng bằng cách giảm bề dày vật lý và/hoặc sử dụng vật liệu điện môi cao. Phương pháp này làm tăng sự điều khiển của cực cổng lên vùng kênh nên giúp tăng cường dòng mở nhưng cũng là nguyên nhân làm tăng dòng rò lưỡng cực trong TFET. Như vậy, muốn giảm dòng rò lưỡng cực thì phải sử dụng vật liệu điện môi thấp ở điện môi cổng. Xuất phát từ bản chất khác nhau đó của dòng dẫn tại chuyển tiếp nguồn-kênh và chuyển tiếp máng-kênh mà ý tưởng điện môi cực cổng dị cấu trúc đã được đưa vào trong TFET. Thứ nhất, vật liệu điện môi cao được sử dụng ở phía cực nguồn của lớp ô-xít cổng sẽ rút ngắn rào xuyên hầm ở trạng thái mở tại chuyển tiếp nguồn-kênh giúp nâng cao dòng mở. Thứ hai, vật liệu điện môi thấp được sử dụng ở phía máng sẽ làm

giảm sự điều khiển của cổng ở khu vực chuyển tiếp máng-kênh dẫn đến làm tăng độ rộng rào xuyên hầm ở trạng thái tắt nên giảm dòng lưỡng cực. Trong

Hình 3.1. Phác họa TFET cấu trúc khối với (a) điện môi cực cổng đồng chất và (b) điện môi cực cổng dị cấu trúc có chiều dài kênh 100 nm.

mục này, luận văn sẽ trình bày về cơ chế giảm rò lưỡng cực ở HGD-TFET có cấu trúc khối đặc trưng (bulk TFET).

3.1.1. Cấu trúc linh kiện

TFET cấu trúc khối với điện môi cực cổng đồng chất và điện môi cực cổng dị chất được phác họa như hình 3.1. Trong nghiên cứu này, TFET cấu trúc khối dựa trên cấu trúc xuyên hầm điểm đặc trưng có bề dày thân lớn đã được sử dụng để tránh sự ảnh hưởng của các thông số thân linh kiện đến vai trò của kỹ thuật HGD trong việc nâng cao đặc tính hoạt động của linh kiện [27]. Bên cạnh đó, chiều dài kênh của linh kiện là 100 nm để loại trừ hiệu ứng kênh ngắn [56]. Ta khảo sát linh kiện TFET kênh n có nguồn pha tạp loại p với nồng độ cao 1020 cm-3, kênh pha tạp thấp loại p với nồng độ 1017 cm-3 và máng pha tạp loại n với nồng độ cao 1020 cm-3. Máng pha tạp nồng độ cao để quan sát thấy rõ dòng rò lưỡng cực, từ đó mới thấy được vai trò của kỹ thuật HGD trong việc giảm dòng rò. Ở cả hai loại linh kiện, lớp ô-xít cổng có độ dày vật lý là 3 nm, hàm công của cổng là 4.27 eV, vật liệu điện môi thấp được sử dụng là SiO2 có hằng số điện môi 3.9, vật liệu điện môi cao thuộc nhiều loại khác nhau được nêu rõ trong mỗi khảo sát. Bên cạnh đó, vị trí chuyển tiếp dị cấu trúc phía nguồn là Xsh, vị trí chuyển tiếp dị cấu trúc phía máng là Xdh và các vị trí chuyển tiếp được giả định là gián đoạn. Ngoài ra, để tối ưu dòng mở và dòng lưỡng cực cho linh kiện, điện áp máng-nguồn trong mô phỏng là 0.7 V thấp hơn một chút so với điện áp vùng cấm của In0.53Ga0.47As (0.75 V) [57].

3.1.2. Triệt tiêu dòng lưỡng cực

Việc nghiên cứu, thiết kế hợp lý lớp điện môi cực cổng dị cấu trúc trong từng loại TFET nhằm nâng cao dòng mở, giảm dòng rò lưỡng cực nhưng cũng phải đảm bảo giá trị độ dốc dưới ngưỡng tối ưu và phù hợp với xu thế thu nhỏ kích thước linh kiện. Đã có nhiều nghiên cứu riêng lẻ khác nhau áp dụng kỹ thuật điện môi cực cổng dị cấu trúc để nâng cao hiệu suất của TFET. Nhưng trong các nghiên cứu đó, giá trị EOT của vật liệu điện môi và vị trí của mối nối dị cấu trúc thường được lựa chọn một cách cố định. Vì việc đánh giá và so sánh một cách có hệ thống các thông số của kỹ thuật điện môi cực cổng dị cấu trúc trong các TFET khác nhau là rất quan trọng nên trong mục này luận văn trước tiên sẽ kiểm tra ảnh hưởng của giá trị EOT đến dòng lưỡng cực trong TFET có cấu trúc khối.

Hình 3.2. Đặc tính dòng-thế của (a) UGD-TFET và (b) HGD-TFET với các giá trị EOT của vật liệu điện môi cao khác nhau [58].

Đặc tính dòng-thế của UGD-TFET và HGD-TFET với các giá trị EOT khác nhau của vật liệu điện môi cao được thể hiện trong hình 3.2. Hình 3.2 (a) cho thấy, ở UGD-TFET, dòng mở được tăng cường khi EOT giảm từ 3 nm xuống 0.3 nm. Tuy nhiên, EOT giảm kéo theo dòng lưỡng cực cũng tăng lên

nghiêm trọng. Như vậy, sự gia tăng nghiêm trọng của dòng lưỡng cực làm hạn chế việc khai thác EOT để cải thiện dòng mở trong UGD-TFET.

Hình 3.2 (b) hiển thị đặc tính dòng-thế của HGD-TFET với EOT của lớp vật liệu điện môi thấp bằng 3 nm còn EOT của vật liệu điện môi cao giảm từ 3 nm xuống 0.3 nm. Với HGD-TFET, vật liệu điện môi cao phía nguồn làm tăng sự điều khiển của cổng lên kênh giúp tăng dòng mở nhưng cũng làm tăng dòng rò nên phải được giữ cách xa máng. Trong khi đó, vật liệu điện môi thấp làm giảm sự điều khiển của cổng lên kênh dẫn đến giảm dòng rò nên phải được giữa đủ xa nguồn. Vì vậy, trong mô phỏng này ta lựa chọn sử dụng chuyển tiếp dị cấu trúc đơn với -Xsh = chiều dài cực nguồn và chuyển tiếp dị cấu trúc phía máng có giá trị bằng nửa chiều dài kênh (Xdh = 50 nm) [58]. Hình 3.2 (b) thể hiện, dòng mở tăng khi EOT của lớp điện môi cao giảm và sự gia tăng của dòng mở trong HGD-TFET hoàn toàn tương tự như trong UGD- TFET. Như vậy vật liệu điện môi thấp phía máng sẽ không làm ảnh hưởng đến hoạt động của vật liệu điện môi cao ở phía nguồn khi Xdh = 50 nm. Mặt khác, dòng lưỡng cực của HGD-TFET ở mức thấp và không thay đổi khi thay đổi EOT của lớp điện môi cao. Bởi vì EOT của lớp điện môi thấp được cố định và vật liệu điện môi cao được giữ đủ xa khỏi chuyển tiếp máng-kênh nên sự điều khiển của cổng lên khu vực này yếu hơn so với UGD-TFET. Kết quả là dòng lưỡng cực của HGD-TFET không đổi và thấp hơn so với UGD-TFET.

Để giải thích xu hướng thay đổi của dòng lưỡng cực ở UGD-TFET và dòng mở ở HGD-TFET, giản đồ năng lượng ở trạng thái tắt tại chuyển tiếp máng-kênh của UGD-TFET và ở trạng thái mở tại chuyển tiếp nguồn-kênh của HGD-TFET có giá trị EOT của lớp điện môi cao khác nhau đã được vẽ như hình 3.3. Hình 3.3 (a) thể hiện, EOT càng mỏng thì giản đồ năng lượng tại chuyển tiếp máng-kênh của UGD-TFET ở trạng thái tắt càng được uốn cong làm độ rộng rào xuyên hầm thu hẹp nên dòng lưỡng cực tăng. Tương tự, hình 3.3 (b) cho thấy, HGD-TFET có EOT càng mỏng thì rộng rào xuyên hầm tại chuyển tiếp nguồn-kênh ở trạng thái mở càng bị thu hẹp nên dòng mở càng tăng. Bởi vì, EOT càng mỏng thì cực cổng điều khiển lên vùng kênh càng mạnh dẫn đến dải dẫn ở vùng kênh được kéo lại gần dải hóa trị làm tăng dòng

Hình 3.3. Giản đồ năng lượng (a) ở trạng thái tắt của UGD-TFET và (b) ở trạng thái mở của HGD-TFET với các giá trị EOT của vật liệu điện môi cao khác nhau [58].

xuyên hầm. Như vậy, ưu điểm của điện môi cực cổng dị cấu trúc trong linh kiện TFET cấu trúc khối là giúp tăng dòng mở và giảm dòng rò.

3.2. TFET CẤU TRÚC LƯỠNG CỔNG

Ở linh kiện TFET, cực cổng điều khiển tính chất điện của vùng kênh. Nhưng với TFET cấu trúc khối thì bề dày của đế lớn nên trường cổng không thể tạo ra biên dạng thế năng ở khu vực kênh cách xa cổng bất kể độ dày của lớp ô-xít cổng. Vì vậy, vai trò của kỹ thuật điện môi cực cổng dị cấu trúc theo dự đoán là có một số hạn chế khi áp dụng vào linh kiện TFET cấu trúc khối. Với cấu trúc cổng đôi trên kênh, DG-TFET dự kiến có dòng dẫn tăng gấp đôi so với cấu trúc TFET đơn cổng. Vậy nên, trong mục này ta sẽ tìm hiểu vai trò của kỹ thuật điện môi cực cổng dị cấu trúc trong việc nâng cao dòng mở và giảm dòng rò ở DG-TFET.

3.2.1. Cấu trúc linh kiện

Cấu trúc của TFET lưỡng cổng có điện môi cực cổng dị cấu trúc được phát họa như hình 3.4. Độ dày thân ở TFET này đã được chọn là 10 nm để tạo ra sự liên kết mạnh giữa cực cổng và toàn bộ khu vực kênh [27] trong khi vẫn duy trì hiệu ứng giam cầm lượng tử hợp lý [59]. Tham số thiết kế cơ bản được khảo sát vẫn là vị trí mối nối dị cấu trúc của các chất điện môi: vị trí lớp điện môi chuyển tiếp dị cấu trúc phía nguồn được xác định bởi Xsh và vị trí lớp điện môi chuyển tiếp dị cấu trúc phía máng được xác định bởi Xdh. Ngoài ra, tỷ số EOT của lớp điện môi thấp/điện môi cao là 10 để tối đa dòng mở và máng được lựa chọn pha tạp với nồng độ trung bình 5.1018 cm-3 để giảm dòng rò. Các thông số khác về vật liệu và nồng độ pha tạp nguồn, kênh vẫn giống như linh kiện TFET cấu trúc khối được nghiên cứu trước đó. Giữa nguồn và máng, chuyển tiếp dị chất được giả định là gián đoạn nhằm đánh giá chính xác ảnh hưởng của các vị trí dị cấu trúc. Ở cấu trúc DG-TFET, hiệu điện thế máng-nguồn Vds = 0.6 V đã được áp dụng để hạn chế dòng rò lưỡng cực. Để tìm hiểu rõ hơn vai trò của kỹ thuật điện môi cực cổng dị cấu trúc trong việc nâng cao dòng mở, giảm dòng rò ở TFET lưỡng cổng, ta sẽ so sánh đặc tính điện của linh kiện HGD-TFET có cấu trúc khối và cấu trúc lưỡng cổng. Ngoài ra, sự thay đổi của dòng mở khi thay đổi các thông số Xdh và Xsh ở cả hai loại linh kiện cũng được so sánh trong mục này.

3.2.2. Vai trò của chuyển tiếp dị cấu trúc phía máng

Hình 3.4. Phác họa cấu trúc của HGD-DG TFET.

Trong HGD-TFET, vật liệu điện môi thấp ở phía máng đóng vai trò chính trong việc triệt tiêu dòng lưỡng cực. Vậy nên, vật liệu điện môi cao phải được duy trì đủ xa khỏi chuyển tiếp kênh-máng. Ngoài ra, vật liệu điện môi cao ở phía nguồn giúp cực cổng điều khiển mạnh lên vùng kênh dẫn đến sự hình thành dải dẫn cực tiểu định xứ gần chuyển tiếp nguồn-kênh làm độ rộng rào xuyên hầm giảm đột ngột. Kết quả là dòng mở được nâng cao và độ dốc dưới ngưỡng trong HGD-TFET được cải thiện. Như vậy có thể nói cấu trúc HGD nếu được thiết kế đúng thì không chỉ có lợi về dòng lưỡng cực mà còn có lợi về dòng mở và độ dốc dưới ngưỡng. Nếu kênh dài, để triệt tiêu dòng lưỡng cực thì vị trí chuyển tiếp dị cấu trúc phía máng có thể được thiết kế tự do xa máng. Nhưng theo xu thế thu nhỏ kích thước linh kiện thì vị trí chuyển tiếp dị cấu trúc phía máng không thể có giá trị tự do. Vì vậy, việc biết được giới hạn của vị trí chuyển tiếp dị cấu trúc phía máng tối ưu là rất quan trọng khi điều chỉnh độ dài kênh nhằm triệt tiêu dòng lưỡng cực. Trong nghiên cứu này, điện môi cực cổng dị cấu trúc đơn (-Xsh = chiều dài nguồn) đã được sử dụng nhằm loại trừ ảnh hưởng của vị trí dị cấu trúc thứ hai.

Để khảo sát sự ảnh hưởng của vị trí chuyển tiếp dị cấu trúc phía máng đến HGD-DG TFET, ta so sánh đặc tính dòng-thế của linh kiện này với linh kiện TFET cấu trúc khối. Hình 3.5 mô tả đặc tính dòng-thế của HGD-TFET

Hình 3.5. Đặc tính dòng-thế của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với Xdh có giá trị khác nhau.

có cấu trúc khối và cấu trúc lưỡng cổng ở các giá trị Xdh khác nhau. Quan sát hình 3.5 (a) và (b) cho thấy, dòng mở của HGD-DG TFET luôn lớn hơn so với HGD-TFET cấu trúc khối với mọi giá trị của Xdh. Hình 3.5 (a) thể hiện, khi Xdh ≥ 6 nm thì độ dốc dưới ngưỡng của HGD-TFET cấu trúc khối giảm nếu giảm Xdh nhưng khi Xdh ≤ 6 nm thì độ dốc dưới ngưỡng bắt đầu tăng nếu Xdh tiếp tục giảm. Hình 3.5 (b) thể hiện, khi Xdh giảm từ 20 nm xuống 8 nm thì độ dốc dưới ngưỡng của HGD-DG TFET giảm (nhưng không rõ rệch) và

Hình 3.6. Đồ thị biểu diễn sự phụ thuộc của dòng mở vào Xdh ở (a) HGD- TFET cấu trúc khối và (b) HGD-DG TFET.

khi Xdh tiếp tục giảm từ 8 nm xuống 2 nm thì độ dốc dưới ngưỡng lại tăng. Vì có hai xu hướng biến đổi ngược nhau của độ dốc dưới ngưỡng khi Xdh giảm nên tồn tại Xdh tối ưu để giảm độ dốc dưới ngưỡng và tối đa hóa dòng mở ở cả hai loại linh kiện. Điều này cũng được khẳng định trong nghiên cứu của Choi và cộng sự [35].

Để đánh giá dòng mở và vị trí chuyển tiếp dị cấu trúc phía máng tối ưu trong HGD-TFET, hình 3.6 trình bày đồ thị thể hiện sự thay đổi của dòng mở theo Xdh. Hình 3.6 (a) cho thấy, dòng mở của HGD-TFET cấu trúc khối lớn nhất tại Xdh = 6 nm (khoảng 57 µA/µm). Bên cạnh đó, khi Xdh tăng từ 2 nm đến 6 nm thì dòng mở tăng nhưng khi Xdh tăng từ 6 nm đến 20 nm thì dòng mở lại giảm và dòng mở bão hòa (khoảng 38 µA/µm) tại Xdh > 20 nm. Hình 3.6 (b) cho thấy, sự thay đổi của dòng mở theo Xdh ở HGD-DG TFET cũng xảy ra tương tự như HGD-TFET cấu trúc khối, nhưng dòng mở ở HGD-DG TFET lớn nhất tại Xdh = 8 nm (khoảng 95 µA/µm). Như vậy, dòng mở cực đại của HGD-DG TFET cao hơn so với dòng mở cực đại của HGD-TFET cấu trúc khối khoảng 67%.

Để giải thích sự suy giảm độ dốc dưới ngưỡng khi giảm Xdh, hình 3.7 thể hiện giản đồ năng lượng ở trạng thái khởi động của HGD-TFET cấu trúc khối và HGD-DG TFET với các giá trị Xdh khác nhau. Hình 3.7 (a) cho thấy, khi Xdh = 20 nm thì dải dẫn rộng và nông nên giếng thế cạn hơn so với khi Xdh = 6 nm. Bởi vì, sự hình thành của giếng thế có liên quan trực tiếp đến vật liệu điện môi cao. Ngoài ra, khi đi ra khỏi chuyển tiếp nguồn-kênh thì các dải năng lượng trở nên thấp hơn do đó rào thế định xứ trong khu vực kênh thấp. Vì vậy, khi Xdh lớn thì vật liệu điện môi cao càng tiến gần về phía máng (ra xa chuyển tiếp nguồn-kênh) dẫn đến hình thành giếng thế rộng và cạn hơn. Ngoài ra, giản đồ năng lượng hình 3.7 (a) còn cho thấy HGD-TFET cấu trúc khối có Xdh = 6 nm thì độ rộng rào xuyên hầm ngắn và đột ngột hơn so với HGD-TFET cấu trúc khối có Xdh = 20 nm. Hình 3.7 (b) thể hiện HGD-DG TFET có Xdh = 8 nm thì độ rộng rào xuyên hầm ngắn hơn so với HGD-DG TFET có Xdh = 20 nm. Vậy nên, độ dốc dưới ngưỡng trong TFET có Xdh ngắn sẽ có giá trị nhỏ hơn so với Xdh dài. Tuy nhiên ở HGD-DG TFET, khi Xdh = 20 nm thì dải dẫn rất nông nên không quan sát thấy giếng thế. Ngoài ra, sự thay đổi đột ngột của độ rộng rào xuyên hầm ở HGD-TFET cấu trúc khối được quan sát thấy rõ rệch hơn nhiều so với HGD-DG TFET.

Vì hiệu suất của linh kiện TFET có liên quan đến sự tồn tại của giếng thế định xứ, cụ thể là độ sâu của giếng. Mặt khác, giếng thế được hình thành là do

Hình 3.7. Giản đồ năng lượng ở trạng thái khởi động của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với các giá trị Xdh khác nhau.

sự khác biệt trong việc điều khiển của cổng giữa hai bên chuyển tiếp dị cấu trúc ở lớp điện môi. Do đó, độ sâu của giếng phụ thuộc vào tỷ số EOT của lớp điện môi thấp/điện môi cao. Vậy nên suy ra, Xdh tối ưu (optimal Xdh) và tỷ lệ dòng mở được nâng cao (on-current enhancement) trong TFET có điện môi cực cổng dị cấu trúc phụ thuộc đáng kể vào tỷ số EOT như được thể hiện trong hình 3.8. Về giá trị Xdh tối ưu hiển thị trong hình 3.8 (a), khi tăng tỷ số

Hình 3.8. Đồ thị biểu diễn sự phụ thuộc của Xdh tối ưu và tỷ lệ dòng mở được nâng cao vào tỷ số EOT của lớp điện môi thấp/điện môi cao ở (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET.

EOT của lớp điện môi thấp/điện môi cao từ 2.5 đến 12.5 thì Xdh tối ưu của HGD-TFET cấu trúc khối giảm. Xdh tối ưu đạt giá trị nhỏ nhất ở tỷ số EOT là 12.5 và sau đó tăng lên khi tỷ số EOT tăng từ 12.5 đến 20. Trong khi đó ở hình 3.8 (b), Xdh tối ưu của HGD-DG TFET giảm khi tăng tỷ số EOT từ 2.5 đến 12.5 và Xdh tối ưu bão hòa khi tỷ số EOT tăng từ 12.5 đến 20. Về tỷ lệ dòng mở được nâng cao thể hiện trong hình 3.8 (a) cho thấy, khi tỷ số EOT ở

Hình 3.9. Giản đồ năng lượng ở trạng thái mở của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với tỷ số EOT của lớp điện môi thấp/điện môi cao khác nhau.

HGD-TFET cấu trúc khối tăng từ 2.5 đến 5 thì tỷ lệ dòng mở được nâng cao tăng nhanh và đạt cực đại (khoảng 70%) tại tỷ số EOT là 5. Sau đó, khi tỷ số EOT tăng từ 5 đến 20 thì tỷ lệ dòng mở được nâng cao giảm dần và đạt khoảng 3% tại tỷ số EOT là 20. Đáng chú ý, khi tỷ số EOT lớn hơn 15 thì tỷ lệ dòng mở được nâng cao nhỏ hơn 15%. Vậy nên, trong khoảng tỷ số EOT này, vai trò của chuyển tiếp dị cấu trúc phía máng ở linh kiện HGD-TFET cấu trúc khối rất hạn chế. Hình 3.8 (b) lại cho thấy, ở cấu trúc HGD-DG TFET,

khi tỷ số EOT tăng dần từ 2.5 đến 20 thì tỷ lệ dòng mở được nâng cao của HGD-DG TFET không thay đổi nhiều (dao động từ 5%-7%). So sánh hình 3.8 (a) và (b) tại cùng tỷ số EOT bằng 5 cho thấy, ở HGD-TFET cấu trúc khối thì Xdh tối ưu bằng 8 nm và tỷ lệ dòng mở được nâng cao khoảng 70% còn ở HGD-DG TFET thì Xdh tối ưu bằng 11 nm và tỷ lệ dòng mở được nâng cao khoảng 5%.

Một trong những lý do ảnh hưởng đến tỷ lệ nâng cao dòng mở là ảnh hưởng của hiện tượng giam cầm lượng tử trong giếng thế định xứ. Trong đó, sự giam cầm lượng tử phụ thuộc vào độ sâu của giếng. Để hiểu rõ hơn về vấn đề này, ta quan sát giản đồ năng lượng ở trạng thái mở của HGD-TFET cấu trúc khối và HGD-DG TFET có điện môi cực cổng dị cấu trúc với tỷ số EOT khác nhau được thể hiện trong hình 3.9. Quan sát hình 3.9 (a), khi tỷ số EOT tăng thì độ sâu của giếng cũng tăng. Giếng thế sâu hơn nên nhiều electron xuyên hầm bị giam giữ. Sự giam cầm lượng tử của các electron trong giếng thế định xứ làm điều chỉnh biên dạng thế năng do đó sẽ làm thay đổi tốc độ xuyên hầm qua vùng cấm tại chuyển tiếp nguồn-kênh. Khi tỷ số EOT của lớp điện môi thấp/điện môi cao tăng, sự điều khiển của cổng trên vùng kênh bên dưới lớp vật liệu điện môi cao mạnh lên làm giếng thế sâu hơn. Vì vậy, linh kiện HGD-TFET cấu trúc khối có tỷ số EOT bằng 5 sẽ có tỷ lệ dòng mở được nâng cao lớn hơn nhiều so với HGD-TFET cấu trúc khối có tỷ số EOT bằng 15. Hình 3.9 (b) cho thấy, HGD-DG TFET có giếng thế nông hơn rất nhiều so với HGD-TFET cấu trúc khối có cùng thông số EOT. Bên cạnh đó, độ cao của rào thế nhiệt ở HGD-DG TFET có tỷ số EOT khác nhau chênh lệch không đáng kể. Vậy nên, tỷ lệ dòng mở được nâng cao ở HGD-DG TFET gần như không thay đổi khi thay đổi tỷ số EOT.

3.2.3. Vai trò của chuyển tiếp dị cấu trúc phía nguồn

Phân tích ở phần trước cho thấy, thiết kế chính xác vị trí chuyển tiếp dị cấu trúc phía máng Xdh có thể cải thiện dòng mở trong linh kiện HGD-TFET. Tuy nhiên, việc nâng cao dòng mở bằng cách tối ưu hóa Xdh tương đối hạn chế đặc biệt là đối với linh kiện mà kênh được điều khiển cao bởi cực cổng. Bởi vì dòng mở được tăng cường gián tiếp thông qua việc giảm độ dốc dưới

Hình 3.10. Đặc tính dòng-thế của (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET với các vị trí Xsh khác nhau.

ngưỡng trước đó. Đồng thời chuyển tiếp dị cấu trúc phía máng phải được duy trì đủ xa khỏi chuyển tiếp nguồn-kênh để tránh ảnh hưởng nghiêm trọng của hiệu ứng bướu nhưng lại phải đủ xa khỏi chuyển tiếp máng-kênh để triệt tiêu dòng lưỡng cực. Việc xuyên hầm ở trạng thái mở xảy ra tại chuyển tiếp nguồn-kênh nên nếu thiết kế Xsh tối ưu thì dòng mở có thể được tăng cường đáng kể hơn. Để khảo sát vai trò của thông số Xsh đến việc nâng cao dòng mở

trong HGD-DG TFET, ta so sánh đặc tính dòng-thế của HGD-TFET cấu trúc khối và HGD-DG TFET với ba vị trí Xsh khác nhau được thể hiện trong hình 3.10.

Hình 3.10 thể hiện, vị trí của Xsh ở cả hai linh kiện không ảnh hưởng đến độ dốc dưới ngưỡng khởi phát mà ảnh hưởng trực tiếp đến dòng mở. Bên cạnh đó, trong ba trường hợp Xsh được khảo sát thì dòng mở cao nhất khi Xsh = 0 nm (nghĩa là đường nối dị chất ở cổng và đường nối chuyển tiếp pha tạp nguồn-kênh được căn chỉnh thẳng hàng). Ngoài ra, khi Xsh = -4 nm thì dòng mở cao hơn khi Xsh = 4 nm. Mặt khác khi so sánh dòng mở ở hai đồ thị, ta thấy tại cùng vị trí Xsh thì dòng mở của HGD-DG TFET luôn cao hơn HGD- TFET cấu trúc khối.

Để kiểm tra chi tiết vai trò của Xsh tối ưu trong việc nâng cao dòng mở, ta khảo sát sự thay đổi của dòng mở theo Xsh ở HGD-TFET cấu trúc khối và HGD-DG TFET được vẽ trong hình 3.11. Hình 3.11 thể hiện, dòng mở ở cả hai linh kiện cực đại khi Xsh = 0 nm. Trong đó, dòng mở cực đại ở HGD- TFET cấu trúc khối khoảng 86,5 µA/µm và ở HGD-DG TFET khoảng 180 µA/µm. Như vậy, dòng mở tối ưu của HGD-DG TFET cao hơn HGD-TFET cấu trúc khối khoảng 108%. Không những vậy, tại cùng một giá trị Xsh thì dòng mở của HGD-DG TFET luôn cao hơn HGD-TFET cấu trúc khối. Ngoài ra, ở hình 3.11 (a) và 3.11 (b) có sự tương đồng về hình dạng đồ thị và khi vị trí chuyển tiếp dị cấu trúc phía nguồn di chuyển về phía âm hoặc dương thì dòng mở đều giảm. Tuy nhiên, dòng mở giảm nghiêm trọng hơn khi tăng Xsh về phía dương so với phía âm. Ở phía âm, dòng mở bão hòa khi Xsh ≤ -5 nm. Như vậy, bằng cách thiết kế tối ưu Xsh thì dòng mở được tăng cường đáng kể đặc biệt là ở linh kiện HGD-DG TFET.

Vì tỷ số EOT của lớp điện môi thấp/điện môi cao ảnh hưởng trực tiếp đến khả năng điều khiển của cổng trên kênh, nên chúng ta tiếp tục tìm hiểu sự phụ thuộc của vị trí Xsh tối ưu và tỷ lệ dòng mở được nâng cao vào tỷ số EOT được thể hiện trong hình 3.12. Hình 3.12 cho thấy ở cả HGD-TFET cấu trúc khối và HGD-DG TFET, vị trí tối ưu của Xsh là 0 nm với mọi tỷ số EOT. Tại chuyển tiếp nguồn-kênh, tốc độ xuyên hầm qua vùng cấm đóng góp lớn nhất

Hình 3.11. Sự thay đổi của dòng mở theo Xsh ở (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET.

vào dòng điện tổng. Khi Xsh = 0, chuyển tiếp dị cấu trúc đã thay đổi hiệu quả biên dạng thế năng tại chuyển tiếp pha tạp nguồn-kênh nên dòng mở của linh kiện có điện môi cực cổng dị cấu trúc là lớn nhất. Hình 3.12 (a) và (b) cũng thể hiện, khi tỷ số EOT tăng từ 2.5 đến 12.5 thì tỷ lệ dòng mở được nâng cao tăng và đạt cực đại tại EOT bằng 12.5. Trong đó, HGD-TFET cấu trúc khối

Hình 3.12. Đồ thị biểu diễn sự thay đổi của Xsh tối ưu và tỷ lệ dòng mở được nâng cao theo tỷ số EOT của lớp điện môi thấp/điện môi cao trong (a) HGD-TFET cấu trúc khối và (b) HGD-DG TFET.

có tỷ lệ dòng mở được nâng cao tối đa khoảng 140% và HGD-DG TFET khoảng 135%. Sau đó, khi tỷ số EOT tăng từ 12.5 đến 20 thì tỷ lệ dòng mở được nâng cao gần như bão hòa. Như vậy, việc thiết kế Xsh tối ưu sẽ giúp nâng cao dòng mở cho các TFET có điện môi cực cổng dị cấu trúc.

3.3. TFET VỚI CẤU TRÚC XUYÊN HẦM ĐƯỜNG

Dòng xuyên hầm trong linh kiện TFET bao gồm hai thành phần là xuyên hầm điểm và xuyên hầm đường. Điều này đã được khẳng định trong một nghiên cứu của Wang [60]. Trong đó, với thành phần xuyên hầm điểm, quá trình xuyên hầm xảy ra ở khu vực giao giữa vùng kênh và cực nguồn. Xuyên hầm ở trạng thái mở chủ yếu xảy ra ở một góc nhỏ của cực nguồn nên ảnh hưởng của nó đối với dòng xuyên hầm trong TFET là khá nhỏ. Còn với thành phần xuyên hầm đường, quá trình xuyên hầm xảy ra ở một phần khu vực mà cực nguồn được chồng lấp bởi cực cổng được hiển thị như trên hình 3.13. Sở dĩ được gọi là xuyên hầm đường vì khu vực xảy ra quá trình bắt đầu xuyên hầm giống như một đường dây. Do đó, thành phần xuyên hầm đường có vai trò quan trọng đối với dòng xuyên hầm trong TFET. Trong mục này, luận văn sẽ nghiên cứu về vai trò của vị trí chuyển tiếp dị cấu trúc phía máng và phía nguồn đến dòng xuyên hầm trong TFET xuyên hầm đường có cấu trúc điện môi cực cổng dị cấu trúc (hetero-gate dielectric line-tunneling TFET (HGD Line-TFET)).

3.3.1. Cấu trúc linh kiện

Linh kiện được nghiên cứu trong mục này là TFET khối đơn cổng kênh n có điện môi cực cổng dị cấu trúc như được phác họa trong hình 3.13. Nguồn, máng và kênh trong nghiên cứu này có nồng độ pha tạp lần lượt là 5.1019 cm-3, 5.1018 cm-3 và 1017 cm-3. Giữa nguồn và máng, chuyển tiếp dị cấu trúc được giả định là gián đoạn. Hàm công của cổng là 4.7 eV và điện áp máng-nguồn Vds = 0.6 V. Ngoài ra, độ dài đoạn chồng lấp mà cực cổng phủ lên trên cực nguồn là 20 nm và tỷ số EOT của lớp điện môi thấp/điện môi cao được sử dụng trong nghiên cứu này vẫn là 10.

3.3.2. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng

Đặc tính dòng-thế của HGD-TFET xuyên hầm đường ở hiệu điện thế máng-nguồn 0.6 V có vị trí chuyển tiếp dị cấu trúc phía máng Xdh thay đổi từ 20 nm xuống 0 nm như hình 3.14. Dòng trôi của các hạt tải điện thiểu số và dòng dẫn ở trạng thái mở được quan sát thấy trong hình 3.14 (a) không phụ

Hình 3.13. Phác họa cấu trúc của HGD-TFET xuyên hầm đường.

thuộc vào giá trị của Xdh. Bên cạnh đó, dòng mở của linh kiện này lớn hơn so với các linh kiện TFET được nghiên cứu ở các mục trước. Ngoài ra, độ dốc dưới ngưỡng giảm khi giảm Xdh và độ dốc dưới ngưỡng nhỏ nhất khi Xdh = 0 nm (nghĩa là chuyển tiếp dị cấu trúc phía máng được căn chỉnh thẳng hàng với chuyển tiếp pha tạp nguồn-kênh). Điều đó là do vai trò khác nhau của vật liệu có hằng số điện môi cao và thấp ở lớp ô-xít cực cổng. Trong khi vật liệu điện môi thấp đóng vai trò chính trong việc triệt tiêu dòng lưỡng cực thì vật liệu điện môi cao đóng vai trò chính trong việc nâng cao dòng mở. Vì Xdh được khảo sát từ 20 nm trở xuống nên vật liệu điện môi cao được duy trì đủ xa khỏi chuyển tiếp máng-kênh do đó sẽ triệt tiêu hiệu quả dòng lưỡng cực. Mặt khác, điều đó cũng dẫn đến hoạt động của vật liệu điện môi cao ở phía nguồn sẽ không bị ảnh hưởng bởi vật liệu điện môi thấp. Tuy nhiên, hình 3.14 (a) cũng cho thấy, khi Xdh càng ngắn thì điện áp khởi phát Vonset càng lớn. Sự thay đổi của dòng xuyên hầm ở trạng thái dưới ngưỡng và trạng thái mở của HGD-TFET xuyên hầm đường với Xdh = 10 nm được giải thích như hình 3.14 (b). Ở trạng thái dưới ngưỡng, xuyên hầm qua vùng cấm diễn ra ở một khu vực nhỏ tại chuyển tiếp nguồn-kênh, cửa sổ xuyên hầm hẹp nên tốc độ xuyên hầm nhỏ. Ở trạng thái mở liên kết cổng-nguồn trở nên mạnh mẽ, cửa sổ xuyên hầm được mở rộng làm tăng diện tích xuyên hầm từ chuyển tiếp nguồn-kênh

Hình 3.14. (a) Đặc tính dòng-thế và (b) tốc độ xuyên hầm ở trạng thái dưới ngưỡng và trạng thái mở của HGD-TFET xuyên hầm đường với các giá trị Xdh khác nhau.

đến cực nguồn và qua khỏi vị trí phần cực nguồn được chồng lấp bởi cực cổng. Đặc biệt, tốc độ xuyên hầm qua vùng cấm tối đa xảy ra ở ngay bên dưới phần cực nguồn được chồng phủ bởi cực cổng.

Hình 3.15. Giản đồ năng lượng của HGD-TFET xuyên hầm đường ở trạng thái mở (a) theo phương thẳng đứng và (b) theo phương ngang.

Để hiểu hơn về tốc độ xuyên hầm ở trạng thái mở của HGD-TFET xuyên hầm đường, ta quan sát giản đồ năng lượng theo phương thẳng đứng và theo phương ngang của linh kiện này được thể hiện trong hình 3.15. Hình 3.15(a) và (b) cho thấy cửa sổ rào xuyên hầm của HGD-TFET xuyên hầm đường được mở rộng ở trạng thái mở. Bởi vì linh kiện sử dụng cấu trúc chuyển tiếp

Hình 3.16. (a) Đặc tính dòng-thế và (b) tốc độ xuyên hầm của HGD-TFET xuyên hầm đường với các giá trị Xsh khác nhau.

dị chất đơn nên toàn bộ lớp ô-xít cổng ở phía trên cực nguồn là vật liệu điện môi cao. Ở trạng thái mở, vật liệu điện môi cao giúp cực cổng điều khiển mạnh lên vùng chồng phủ cổng-nguồn do đó trường cổng đã tạo ra biên dạng thế năng từ khu vực này đến chuyển tiếp nguồn-kênh làm tăng diện tích

Hình 3.17. Giản đồ năng lượng theo phương thẳng đứng dọc theo đường cắt AA’ trong HGD-TFET xuyên hầm đường ở trạng thái mở với (a) Xsh = 20 nm và (b) Xsh = 6 nm.

xuyên hầm. Vì vậy ở cấu trúc HGD-TFET xuyên hầm đường, dòng mở được nâng cao.

3.3.3. Ảnh hưởng của chuyển tiếp dị cấu trúc phía nguồn

Vì chuyển tiếp dị cấu trúc phía nguồn gần chuyển tiếp nguồn-kênh nên dòng mở của HGD-TFET xuyên hầm đường có thể được tăng cường đáng kể

hơn bằng cách tối ưu vị trí chuyển tiếp dị cấu trúc phía nguồn Xsh. Đặc tính dòng-thế của linh kiện với các giá trị Xsh khác nhau đã được hiển thị trong hình 3.16. Hình 3.16 (a) hiển thị dòng mở của HGD-TFET xuyên hầm đường giảm khi giảm Xsh. Điều này là do khi Xsh giảm, chiều dài của lớp vật liệu điện môi cao thu hẹp lại nên làm cho liên kết cổng-nguồn yếu hơn. Ngoài ra, hình 3.16 (a) cũng cho thấy dòng mở của HGD-TFET xuyên hầm đường có - Xsh = 20 nm lớn hơn so với HGD-TFET cấu trúc khối và HGD-DG TFET có chuyển tiếp dị cấu trúc đơn. Mặt khác, hình 3.16 (b) cho thấy diện tích xuyên hầm và tốc độ xuyên hầm của TFET có -Xsh = 20 nm lớn hơn rất nhiều so với TFET có -Xsh = 6 nm.

Để hiểu hơn về tốc độ xuyên hầm qua vùng cấm của HGD-TFET xuyên hầm đường với các giá trị Xsh khác nhau, ta quan sát giản đồ năng lượng theo phương thẳng đứng dọc theo đường cắt AA’ của linh kiện này ở trạng thái mở hiển thị trong hình 3.17. Hình 3.17 cho thấy khi linh kiện có -Xsh = 20 nm ở trạng thái mở, cửa sổ xuyên hầm rộng nhất nên dòng xuyên hầm là lớn nhất. Còn với linh kiện có Xsh = 6 nm thì không quan sát thấy cửa sổ xuyên hầm phía bên trái dọc theo đường cắt AA’. Do đó, dòng mở của HGD-TFET xuyên hầm đường có Xsh = 6 nm nhỏ hơn so với linh kiện cùng loại có Xsh = 20 nm. Như vậy, việc thiết kế vị trí chuyển tiếp dị cấu trúc phía nguồn giúp nâng cao dòng mở một cách hiệu quả trong linh kiện HGD-TFET xuyên hầm đường.

3.4. ẢNH HƯỞNG CỦA ĐIỆN MÔI DỊ CẤU TRÚC TỚI HIỆU ỨNG KÊNH NGẮN

Ở cả MOSFET và TFET, hiệu ứng kênh ngắn (short-channel effect (SCE)) xảy ra đều do điện thế máng ảnh hưởng đáng kể đến vùng chuyển tiếp nguồn-kênh. Nhưng hiệu ứng kênh ngắn trong MOSFET là do sự hạ thấp của rào thế nhiệt (drain-induced barrier lowering (DIBL)) khi độ dài kênh giảm xuống dưới 100 nm. Trong khi đó, hiệu ứng kênh ngắn trong TFET là do sự thu hẹp lại của rào xuyên hầm (drain-induced barrier thinning (DIBT)) khi độ dài kênh giảm xuống dưới 30 nm [55]. Như vậy, TFET có khả năng thu nhỏ lớn hơn so với MOSFET. Do kênh được điều khiển bởi cổng nên việc thiết kế

điện môi cực cổng dị cấu trúc có thể sẽ ảnh hưởng đến hiệu ứng kênh ngắn ởTFET. Để làm sáng tỏ ảnh hưởng của điện môi cực cổng dị cấu trúc đến hiệu ứng kênh ngắn, trong phần này luận văn sẽ nghiên cứu và so sánh hiệu ứng kênh ngắn ở HGD-TFET và UGD-TFET. Với mỗi loại, ta sẽ tìm hiểu về lớp điện môi cổng của TFET có cấu trúc khối và TFET có cấu trúc lưỡng cổng. Ảnh hưởng của kỹ thuật và các thông số điện môi cực cổng dị cấu trúc đến hiệu ứng kênh ngắn cũng được nghiên cứu trong mục này. Nồng độ pha tạp của cực nguồn và kênh vẫn là 1020 cm-3 và 1017 cm-3. Tuy nhiên, cực máng được lựa chọn pha tạp loại n với nồng độ trung bình 2.1018 cm-3 để giảm dòng rò lưỡng cực.

3.4.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu

ứng kênh ngắn

Phân tích ở các mục trước cho thấy, lợi ích của kỹ thuật điện môi cực cổng dị cấu trúc là tăng dòng mở, giảm dòng rò và duy trì độ dốc dưới ngưỡng hợp lý. Ở linh kiện TFET, cực cổng điều khiển tính chất điện của vùng kênh gián tiếp qua lớp điện môi cổng. Vậy nên, ảnh hưởng của điện môi cực cổng dị cấu trúc được dự đoán là phụ thuộc vào cấu trúc linh kiện. Do đó, việc thay đổi thiết kế lớp cách điện cổng không những ảnh hưởng đến đặc tính hoạt động mà còn có thể sẽ ảnh hưởng đến hiệu ứng kênh ngắn của TFET. Trong phần này, luận văn sẽ tìm hiểu ảnh hưởng của kỹ thuật điện môi cực cổng dị cấu trúc đến hiệu ứng kênh ngắn ở HGD-TFET cấu trúc khối và HGD-DG TFET.

3.4.1.1. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng

kênh ngắn ở TFET cấu trúc khối

Để kiểm tra sự ảnh hưởng của kỹ thuật điện môi cực cổng dị cấu trúc đến hiệu ứng kênh ngắn ở TFET cấu trúc khối, đặc tính dòng-thế của UGD- TFET và HGD-TFET ở độ dài kênh khác nhau được so sánh như hình 3.18. Với HGD-TFET, dòng mở được tối ưu khi chuyển tiếp dị chất phía máng Xdh = 6 nm [35]. Hình 3.18 đã thể hiện, dòng mở của HGD-TFET cao hơn so với UGD-TFET nhưng đặc tính tắt-mở của cả hai đều giảm khi giảm độ dài kênh. Ngoài ra khi độ dài kênh ngắn, dòng tắt của cả hai linh kiện tăng đáng kể dẫn

Hình 3.18. Đặc tính dòng-thế của (a) UGD-TFET và (b) HGD-TFET có cấu trúc khối ở độ dài kênh khác nhau.

đến làm suy giảm đặc tính tắt mở. Bên cạnh đó, sự thay đổi của dòng tắt và độ dốc dưới ngưỡng không tương quan với nhau khi thu nhỏ độ dài kênh. Đồng thời hình 3.18 cũng cho thấy, độ dài kênh càng ngắn thì dòng tắt và sự suy thoái của hai thiết bị là tương tự nhau.

Để hiểu hơn về sự phụ thuộc của hiệu ứng kênh ngắn vào kỹ thuật điện môi cực cổng dị cấu trúc, ta sẽ so sánh tốc độ xuyên hầm qua vùng cấm và giản đồ năng lượng của UGD-TFET và HGD-TFET ở trạng thái tắt được vẽ

Hình 3.19. (a) Tốc độ xuyên hầm qua vùng cấm và (b) giản đồ năng lượng ở trạng thái tắt của UGD-TFET và HGD-TFET có độ dài kênh 30 nm.

như hình 3.19. Quan sát hình 3.19 (a) ta thấy, tốc độ xuyên hầm qua vùng cấm gần như giống nhau ở UGD-TFET và HGD-TFET. Đồng thời, tốc độ xuyên hầm qua vùng cấm tối đa ở trạng thái tắt diễn ra ở khu vực cách xa cổng. Tại khu vực này, sự điều khiển của cổng là không đáng kể do trường cổng không thể tạo ra biên dạng thế năng bất kể độ dày của lớp ô-xít cổng. Trong khi độ dốc dưới ngưỡng được xác định bởi sự xuyên hầm gần cổng thì hình 3.19 (a) lại cho thấy dòng tắt bị chi phối bởi sự xuyên hầm phía xa cổng. Vậy nên, không có sự tương quan giữa dòng tắt và độ dốc dưới ngưỡng ở

TFET cấu trúc khối. Quan sát hình 3.19 (b) ta thấy, giản đồ năng lượng của UGD-TFET và HGD-TFET có cùng độ dài kênh 30 nm ở trạng thái tắt gần như trùng khớp nhau. Như vậy, khi độ dài kênh ngắn thì dòng tắt ở cả UGD- TFET và HGD-TFET gần như bằng nhau.

3.4.1.2. Ảnh hưởng của kỹ thuật điện môi cổng dị cấu trúc đến hiệu ứng

kênh ngắn ở DG-TFET

Để kiểm tra sự ảnh hưởng của kỹ thuật điện môi cực cổng dị cấu trúc đến hiệu ứng kênh ngắn ở DG-TFET, đặc tính dòng-thế của UGD-DG TFET và HGD-DG TFET với các độ dài kênh khác nhau đã được so sánh như hình 3.20. Với HGD-DG TFET, để tối ưu hóa dòng mở thì tỷ số EOT của lớp vật liệu điện môi thấp/điện môi cao bằng 10 và vị trí chuyển tiếp dị cấu trúc phía máng là Xdh = 8 nm [58]. Hình 3.20 hiển thị, dòng mở của HGD-DG TFET cao hơn so với UGD-DG TFET nhưng dòng lưỡng cực ở trạng thái tắt của HGD-DG TFET cũng lớn hơn so với UGD-DG TFET khoảng một bậc độ lớn. Ngoài ra, khi giảm độ dài kênh thì độ dốc dưới ngưỡng, dòng tắt, dòng rò lưỡng cực đều tăng dẫn đến đặc tính tắt-mở của cả hai linh kiện đều suy giảm. Đặc tính tắt-mở của UGD-DG TFET bắt đầu xuống cấp khi độ dài kênh 25 nm còn HGD-DG TFET thì độ dài kênh khoảng 35 nm. Nếu độ dài kênh tiếp tục giảm xuống thấp hơn các giá trị này thì đặc tính tắt-mở trở nên tồi tệ hơn. Điều này chứng tỏ, hiệu ứng kênh ngắn của HGD-DG TFET mạnh hơn UGD- DG TFET. Như vậy, đối với cấu trúc lưỡng cổng, điện môi cực cổng dị cấu trúc gây bất lợi về hiệu ứng kênh ngắn.

Hiệu ứng kênh ngắn được xác định bởi biên dạng thế trong toàn bộ khu vực kênh. Trong khi đó, DG-TFET có độ dày thân đủ mỏng nên trường cổng gây ra thế năng đáng kể trong kênh kể cả khu vực giữa thân. Vì vậy, sự điều khiển của cổng tại khắp mọi nơi ở vùng kênh sẽ thay đổi nếu thay đổi lớp điện môi cổng. Kết quả là các đặc tính điện của DG-TFET như độ dốc dưới ngưỡng, dòng tắt, dòng lưỡng cực cũng sẽ thay đổi. Để hiểu một cách rõ ràng ảnh hưởng của cấu trúc HGD đến dòng tắt và dòng mở của DG-TFET, chúng ta sẽ tìm hiểu về giản đồ năng lượng của UGD-DG TFET và HGD-DG TFET với độ dài kênh 20 nm ở trạng thái tắt và ở trạng thái mở như hình 3.21. Hình

Hình 3.20. Đặc tính dòng-thế của (a) UGD-DG TFET và (b) HGD-DG TFET

với các độ dài kênh khác nhau.

3.21 (a), độ rộng rào xuyên hầm ở trạng thái tắt của HGD-DG TFET nhỏ hơn so với UGD-DG TFET. Như vậy, dòng tắt cao hơn và do đó hiệu ứng kênh ngắn ở HGD-DG TFET mạnh hơn UGD-DG TFET. Lý do là vì UGD-DG TFET sử dụng vật liệu điện môi cao và thân mỏng nên sự điều khiển của cổng lên toàn bộ vùng kênh mạnh dẫn đến biên dạng thế năng trong vùng kênh của UGD-DG TFET tương đối bằng phẳng nên rào cản xuyên hầm rộng. Trong khi đó, HGD-DG TFET sử dụng vật liệu điện môi thấp vào một phần ở lớp ô- xít cổng làm giảm sự điều khiển của cổng trên kênh. Kết quả là độ phẳng của

Hình 3.21. Giản đồ năng lượng của UGD-DG TFET và HGD-DG TFET với độ dài kênh 20 nm (a) ở trạng thái tắt và (b) ở trạng thái mở.

biên dạng thế năng trong vùng kênh bị giảm làm các dải năng lượng trong vùng kênh dốc dẫn đến rào cản xuyên hầm hẹp. Ở trạng thái mở, giản đồ năng lượng của HGD-DG TFET có độ rộng rào xuyên hầm nhỏ hơn nên dòng mở lớn hơn so với UGD-DG TFET. Độ rộng rào xuyên hầm hẹp ở trạng thái mở là do sự liên kết giữa cổng và nguồn giảm làm điện trường tại chuyển tiếp nguồn-kênh tăng lên. Như vậy kỹ thuật điện môi cực cổng dị cấu trúc giúp nâng cao dòng mở nhưng lại gây bất lợi về dòng tắt ở DG-TFET.

Với linh kiện TFET cấu trúc khối, độ dốc dưới ngưỡng được xác định bởi sự xuyên hầm gần cổng còn dòng tắt bị chi phối bởi sự xuyên hầm phía xa cổng. Nhưng với DG-TFET thân mỏng, cực cổng điều khiển lên toàn bộ vùng kênh vậy nên cả độ dốc dưới ngưỡng và dòng tắt đều được xác định bởi sự xuyên hầm gần cổng. Vì vậy độ dốc dưới ngưỡng và dòng tắt của DG-TFET có sự biến đổi tương quan khi thay đổi độ dài kênh. Do đó trong mục này, ta chỉ khảo sát độ dốc dưới ngưỡng mà không khảo sát dòng tắt. Ngoài độ dốc dưới ngưỡng và dòng tắt thì DIBT cũng là yếu tố quan trọng đối với hiệu ứng kênh ngắn. Vậy nên để đánh giá hiệu ứng kênh ngắn của DG-TFET, ta so sánh sự thay đổi độ dốc dưới ngưỡng và DIBT của HGD-DG TFET và UGD- DG TFET với độ dài kênh khác nhau được thể hiện qua hình 3.22. Quan sát hai đồ thị hình 3.22 ta thấy, sự thay đổi của độ dốc dưới ngưỡng và DIBT theo độ dài kênh của HGD-DG TFET và UGD-DG TFET tương tự nhau. Ngoài ra, khu vực đồ thị phẳng thì hiệu ứng kênh ngắn không đáng kể còn khu vực dốc thì hiệu ứng kênh ngắn nghiêm trọng. Trong đó, hiệu ứng kênh ngắn của HGD-DG TFET bắt đầu nghiêm trọng khi độ dài kênh dưới 25 nm còn UGD-DG TFET dưới 20 nm. Ngoài ra, khi kênh ngắn thì độ dốc dưới ngưỡng và DIBT của HGD-DG TFET luôn lớn hơn UGD-DG TFET có cùng độ dài kênh. Một trong những ưu điểm của TFET so với MOSFET là độ dốc dưới ngưỡng nhỏ hơn 60 mV/decade. Nhưng chỗ khu vực dốc cao, độ dốc dưới ngưỡng của HGD-DG TFET lớn hơn 60 mV/decade và DIBT lớn hơn 75 mV/V. Vì độ dốc dưới ngưỡng và DIBT lớn nên HGD-DG TFET có độ dài kênh ngắn không phù hợp với các ứng dụng năng lượng thấp. Do đó có thể nói, kỹ thuật điện môi cực cổng dị cấu trúc giúp cải thiện dòng mở nhưng lại làm giảm các điều kiện khác của DG-TFET.

3.4.2. Ảnh hưởng của thông số điện môi cực cổng dị cấu trúc đến

hiệu ứng kênh ngắn

Như đã nói ở trên, lớp điện môi cực cổng có vai trò quan trọng trong việc xác định các đặc tính điện của TFET. Tuy nhiên, chỉ có phần điện môi gần chuyển tiếp nguồn-kênh là xác định dòng mở trong khi phần điện môi gần chuyển tiếp máng-kênh thì xác định dòng lưỡng cực ở trạng thái tắt. Như vậy,

Hình 3.22. Đồ thị biểu diễn sự thay đổi của (a) độ dốc dưới ngưỡng và (b) DIBT của HGD-DG TFET và UGD-DG TFET vào độ dài kênh.

dòng mở, độ dốc dưới ngưỡng và hiệu ứng kênh ngắn bị ảnh hưởng bởi toàn bộ lớp điện môi từ nguồn đến máng. Do đó, thông số quan trọng liên quan đến việc thiết kế lớp điện môi cực cổng dị cấu trúc trong TFET là vị trí chuyển tiếp dị cấu trúc phía nguồn/máng và tỷ số EOT của vật liệu điện môi thấp/điện môi cao. Để tối ưu dòng mở của HGD-DG TFET thì vị trí chuyển tiếp dị cấu trúc phía nguồn Xsh = 0 nm. Vì vậy, trong mục này, luận văn sẽ tìm

Hình 3.23 (a) Đặc tính dòng-thế và (b) giản đồ năng lượng của HGD-DG TFET với các giá trị Xdh khác nhau.

hiểu về ảnh hưởng của vị trí chuyển tiếp dị cấu trúc phía máng Xdh đến hiệu ứng kênh ngắn trong linh kiện HGD-DG TFET.

3.4.2.1. Ảnh hưởng của chuyển tiếp dị cấu trúc phía máng Xdh đến hiệu

ứng kênh ngắn

Để tìm hiểu về ảnh hưởng của thông số Xdh đến hiệu ứng kênh ngắn ở HGD-DG TFET, ta tìm hiểu đặc tính dòng-thế và giản đồ năng lượng ở trạng

thái tắt của HGD-DG TFET có độ dài kênh 20 nm với các giá trị Xdh khác nhau được thể hiện trên hình 3.23. Giá trị Xdh tối thiểu được lựa chọn trong nghiên cứu là 8 nm vì nếu Xdh < 8 nm thì dòng mở giảm đáng kể làm ảnh hưởng đến hiệu suất của linh kiện [58]. Hình 3.23 (a) cho thấy, dòng mở không thay đổi khi Xdh tăng. Bên cạnh đó, khi Xdh tăng từ 8 nm đến 25 nm thì độ dốc dưới ngưỡng giảm và độ dốc dưới ngưỡng đạt cực tiểu tại Xdh = 25 nm. Ngoài ra, dòng lưỡng cực ở trạng thái tắt giảm đáng kể khi Xdh lớn. Bởi vì chiều dài kênh trong nghiên cứu là 20 nm nên khi Xdh lớn thì phần điện môi cao chồng phủ phía trên cực máng giúp sự liên kết giữa cổng và máng được tăng cường. Đáng chú ý, khi Xdh = 8 nm thì hiệu ứng kênh ngắn nghiêm trọng nhưng Xdh > 25 nm thì việc loại trừ hiệu ứng kênh ngắn bão hòa. Để hiểu hơn về sự suy giảm độ dốc dưới ngưỡng khi Xdh ngắn, ta quan sát giản đồ năng lượng và tốc độ xuyên hầm qua vùng cấm ở trạng thái dưới ngưỡng của HGD-DG TFET với hai giá trị Xdh = 8 nm và Xdh = 25 nm được thể hiện trong hình 3.23 (b). Theo hình 3.23 (b), TFET có Xdh = 25 nm có độ rộng rào xuyên hầm lớn hơn so với TFET có Xdh = 8 nm. Bởi vì, khi Xdh = 25 nm thì điện môi cao mở rộng về phía máng nên trường cổng điều khiển mạnh mẽ lên toàn bộ khu vực kênh. Lúc này, trong khu vực kênh hình thành một mặt phẳng thế làm độ rộng rào xuyên hầm lớn. Mặt khác, hình 3.23 (b) cũng thể hiện, tốc độ xuyên hầm qua vùng cấm ở trạng thái dưới ngưỡng của HGD-DG TFET có Xdh = 8 nm lớn hơn rất nhiều so với linh kiện cùng loại có Xdh = 25 nm. Vậy nên, dòng lưỡng cực của linh kiện có Xdh = 8 nm lớn hơn so với Xdh = 25 nm. Như vậy, hiệu ứng kênh ngắn trong HGD-DG TFET có Xdh = 25 nm bị triệt tiêu đáng kể.

Để hiểu chi tiết hơn về sự ảnh hưởng của thông số Xdh đến hiệu ứng kênh ngắn, ta quan sát đồ thị biểu diễn sự thay đổi của độ dốc dưới ngưỡng và DIBT theo Xdh ở các linh kiện HGD-DG TFET có độ dài kênh Lg khác nhau được thể hiện trong hình 3.24. Ta dễ dàng nhận thấy, sự thay đổi của độ dốc dưới ngưỡng và DIBT khi thay đổi vị trí chuyển tiếp dị cấu trúc phía máng ở cả hai đồ thị hình 3.24 là tương tự nhau. Đáng chú ý, độ dốc dưới ngưỡng và DIBT của HGD-DG TFET đều bão hòa tại vị trí Xdh = Lg + 5 nm vì biên dạng thế năng trong khu vực kênh không bị chi phối bởi phần điện môi cách xa

Hình 3.24. Đồ thị biểu diễn sự phụ thuộc của (a) độ dốc dưới ngưỡng và

(b) DIBT vào Xdh của HGD-DG TFET có độ dài kênh khác nhau.

kênh 5 nm. Nhưng tại vị trí Xdh < Lg + 5 nm thì cả độ dốc dưới ngưỡng và DIBT đều tăng khi Xdh giảm. Điều này xảy ra với mọi giá trị của độ dài kênh. Ngoài ra hình 3.24 cũng thể hiện, khi Xdh < Lg + 5 nm thì hiệu ứng kênh ngắn phụ thuộc mạnh vào Xdh và Lg. Cụ thể, tại cùng vị trí Xdh thì hiệu ứng kênh ngắn càng nghiêm trọng khi Lg càng ngắn và tại cùng giá trị của Lg thì hiệu ứng kênh ngắn càng nghiêm trọng khi Xdh càng ngắn. Như vậy, ta cần Xdh dài

để triệt tiêu hiệu ứng kênh ngắn. Mặc dù Xdh dài làm giảm dòng mở nhưng do kênh được điều khiển bởi cổng nên việc tăng cường dòng mở bởi kỹ thuật điện môi cực cổng dị cấu trúc phía máng khá hạn chế. Dó đó, Xdh dài vẫn được lựa chọn để triệt tiêu hiệu ứng kênh ngắn.

3.4.2.2. Ảnh hưởng của tỷ số EOT của vật liệu điện môi thấp/điện môi

cao đến hiệu ứng kênh ngắn

Để tìm hiểu về ảnh hưởng của tỷ số EOT của vật liệu điện môi thấp/điện môi cao ở lớp ô-xít cổng đến hiệu ứng kênh ngắn, ta tìm hiểu sự thay đổi của độ dốc dưới ngưỡng và DIBT theo tỷ số EOT của HGD-DG TFET có độ dài kênh và vị trí chuyển tiếp dị cấu trúc phía máng khác nhau. Kết quả khảo sát ở mục trước, tại cùng một giá trị về tỷ số EOT, sự thay đổi của độ dốc dưới ngưỡng và DIBT theo thông số Xdh và Lg có sự tương quan với nhau. Vì vậy, trong mục này ta chỉ khảo sát sự thay đổi của DIBT theo tỷ số EOT được hiển thị trong hình 3.25. Mặt khác, dòng mở của HGD-DG TFET được tối ưu khi Xdh = 8 nm và hiệu ứng kênh ngắn bão hòa khi Xdh tối ưu thỏa mãn điều kiện Xdh – Lg = 5 nm. Do đó, khi khảo sát ảnh hưởng của tỷ số EOT đến hiệu ứng kênh ngắn của HGD-DG TFET, ta so sánh DIBT của linh kiện này khi vị trí chuyển tiếp dị cấu trúc phía máng Xdh = 8 nm và Xdh thỏa mãn điều kiện Xdh – Lg = 5 nm. Hình 3.25 cho thấy, DIBT giảm khi tăng tỷ số EOT với mọi giá trị Lg và Xdh. Ngoài ra, khi tỷ số EOT nhỏ thì DIBT giảm nhanh còn khi tỷ số EOT lớn thì DIBT bão hòa. Giới hạn của tỷ số EOT để DIBT bão hòa khoảng 15-20. Vật liệu điện môi cao làm tăng sự điều khiển của cổng. Do đó, khi tỷ số EOT nhỏ thì độ dốc dưới ngưỡng và DIBT nghiêm trọng còn khi tỷ số EOT lớn (EOT của lớp điện môi cao giảm) thì sự điều khiển của cổng lên kênh giảm nên độ dốc dưới ngưỡng và DIBT giảm. Như vậy, vật liệu điện môi cao có vai trò quan trọng trong việc ngăn chặn hiệu ứng kênh ngắn. So sánh đồ thị hình 3.25 (a) và (b) ta thấy, khi Lg < 30 nm thì HGD-DG TFET có Xdh thỏa mãn Xdh – Lg = 5 nm có DIBT nhỏ hơn so với linh kiện cùng loại có Xdh = 8 nm tại cùng tỷ số EOT. Ngoài ra, khi độ dài kênh càng ngắn thì tỷ số EOT ảnh hưởng đến DIBT càng nhiều. Như vậy trong HGD-DG TFET, vị trí

chuyển tiếp dị cấu trúc phía máng và tỷ số EOT đều có thể đồng thời được thiết kế tối ưu để triệt tiêu hiệu ứng kênh ngắn một cách hiệu quả nhất.

KẾT LUẬN VÀ KIẾN NGHỊ

Luận văn đã khảo sát cơ chế giảm dòng rò lưỡng cực ở linh kiện TFET cấu trúc khối có điện môi cực cổng dị cấu trúc. Bên cạnh đó, ảnh hưởng của các thông số vị trí chuyển tiếp dị cấu trúc phía nguồn Xsh, vị trí chuyển tiếp dị cấu trúc phía máng Xdh và tỷ số EOT của lớp vật liệu có hằng số điện môi thấp/điện môi cao đến việc nâng cao dòng mở và hiệu ứng kênh ngắn ở một số loại linh kiện HGD-TFET cũng đã được nghiên cứu. Với mỗi khảo sát, đặc tính điện của HGD-TFET với UGD-TFET cùng kích thước vật lý đã được so sánh với nhau. Luận văn đã góp phần làm sáng tỏ vai trò và ảnh hưởng của kỹ thuật điện môi cực cổng dị cấu trúc tới đặc tính điện cũng như đưa ra các tham số thiết kế phù hợp nhằm nâng cao đặc tính tắt-mở của HGD-TFET có cấu trúc khối, cấu trúc lưỡng cổng và cấu trúc xuyên hầm đường. Kết quả cho thấy, việc sử dụng vật liệu có hằng số điện môi thấp ở phía cực máng và vật liệu có hằng số điện môi cao ở phía cực nguồn trong HGD-TFET giúp giảm dòng rò lưỡng cực và tăng dòng mở hiệu quả. Đặc biệt, khi linh kiện HGD- TFET có các thông số Xsh, Xdh và tỷ số EOT được thiết kế tối ưu thì giúp nâng cao dòng mở đáng kể. Bên cạnh đó, kỹ thuật điện môi dị cấu trúc mặc dù không ảnh hưởng đến hiệu ứng kênh ngắn của TFET có cấu trúc khối nhưng lại gây ra hiệu ứng kênh ngắn nghiêm trọng đối với TFET có cấu trúc lưỡng cổng. Như vậy, việc nghiên cứu về kỹ thuật điện môi dị cấu trúc có ý nghĩa rất quan trọng trong việc nâng cao đặc tính hoạt động của TFET.

Ảnh hưởng của vị trí chuyển tiếp dị cấu trúc phía nguồn và vị trí chuyển tiếp dị cấu trúc phía máng đến HGD-TFET trong luận văn được khảo sát một cách độc lập. Trên thực tế, hai vị trí chuyển tiếp dị cấu trúc này đều có ảnh hưởng đến đặc tính điện của TFET. Vậy nên, việc nghiên cứu tác động qua lại của cả hai vị trí cần được xem xét cẩn thận.

CÔNG TRÌNH CỦA TÁC GIẢ CÓ LIÊN QUAN ĐẾN LUẬN VĂN

[1] Nguyen Dang Chien, Huynh Thi Hong Tham, Luu The Vinh, Chun-Hsing Shih, "Influence of hetero-gate dielectrics on short-channel effects in scaled tunnel field-effect transistors," Submitted to Current Applied Physics (ISI).

TÀI LIỆU THAM KHẢO

[1] PGS. TS. Đinh Sỹ Hiền, 2007, Linh kiện bán dẫn, Nhà xuất bản Đại học

Quốc Gia TP Hồ Chí Minh, tr 171-174.

[2] Saurabh S., Kumar M.J., 2016, Fundamentals of tunnel field effect

transistors, CRC Press, Taylor & Francis Group, pp. 3-60.

[3] Lu W-Y., Taur Y., 2006, On the scaling limit of ultrathin SOI

MOSFETs, IEEE Trans. Electron Devices, 53(5), pp. 1137-1141.

[4] Frank D.J., Dennard R.H., Nowak E., Solomon P.M., Taur Y., Wong A.- S.P., 2001, Device scaling limit of Si MOSFETs and their application depen-dences, Proc. Of the IEEE, 89(3), pp. 259-288.

[5] Lin B.J., 2012, Lithography till the end of Moore’s law, Proc. Of the

ACM Int. Symp. On Physical Design (ISPD), pp. 1-2.

[6] Kam H., Lee D.T., Howe R.T., King T.-J, 2005, A new nano-electro- mechanical field effect transistor (NEMFET) design for low-power electronics, IEDM Tech. Dig., pp. 463-466.

[7] Abele N., Fritschi N., Boucart K., Casset F., Ancey P., Ionescu A.M., 2005, Suspended-gate MOSFET: Bringing new MEMS functionality into solid-state MOS transistors, IEDM Tech,. Dig., pp. 1075-1077.

[8] Choi W.Y., Song J.Y., Lee J.D., Park Y.J., Parkv, 2005, 100-nm n-/p- channel I-MOS using a novel self-aligned structure, IEEE Electron Device Lett., 26(4), pp. 261-263.

[9] Chan B.S., Mohd Z.H., Ismail S., 2012, Low power high performances analysis of impact ionization MOSFET (IMOS) device, Proceeding of the 10th Seminar of Science & Technology, 1(2), pp. 71-77.

(I-MOS)

[10] Choi W.Y., Song J.Y., Lee J.D., Park Y.J., Park B.-G., 2005, 70-nm devices impact-ionization metal-oxide-semiconductor integrated with tunneling field-effect transistors (TFETs), IEDM Tech,. Dig., pp. 975-978.

[11] Boucart K., Ionescu A.M., 2007, Length scaling of the double gate tunnel FET with a high-k dielectric, Solid-State Electron. 51(11-12), pp. 1500-1507.

[12] Zhang Q., Shao W., Seabaugh A., 2006, Low-subthreshold-swing tunnel

transistors, IEEE Electron Device Lett., 27(4), pp. 297-300.

[13] Choi W.Y., Park B.-G., Lee J.D., Liu T.-J.K., 2007, Tunneling fielld effect transistors (TFETs) with subthreshold swing (SS) less than 60 mV/dec, IEEE Electron Device Lett., 28(8).

[14] Joen K., et al., 2010, Si tunnel transistors with a novel silicided source and 46 mV-dec swing, IEEE Symp on VLSI Technology Digest of Technical Papers, 978(1), pp. 4244-7641.

[15] Bhuwalka K.K., Schulze J., Eisele I., 2004, Performance enhancement of vertical tunnel field-effect transistors with SiGe in the δp+ layer, Jpn. J. Appl. Phys., 43(7A), pp. 4073-4078.

[16] Zhan Z., Huang Q., Huang R., Jiang W., Wang Y., 2012, A tunnel- induced injection field-effect transistors with steep subthreshold slope and high on-off current ratio, Appl. Phys. Lett., pp. 100, 113512.

[17] Huang Q., Huang R., Zhan Z., Wu C., Qiu Y., Wang Y., 2012, Performance impro-vement of Si Pocket-Tunnel FET with steep subthreshold slope and high ION/IOFF ratio, IEEE 987(1).

[18] Wang P.F., 2004, Complementary tunneling transistors for low power

application, Ph. D. Thesis, University of Munich, Germany, pp. 2.

[19] Knoll L., Schmidt M., Zhao Q.T., Trellenkamp S., Schafer A., Bourdelle K.K., Mantl S., 2013, Si tunneling transistors with high-on-currents and slopes of 50 mV/dec using segregation doped NiSi2 tunnel junctions, Solid State Electron. (84), pp. 211-215.

[20] Physics of Semiconductor Devices, 1st ed. New York: Wiley, 1969.

[21] Knoch J., Appenzeller J., 2008, Tunneling phenomena in carbon nanotube field-effect transistors, Physica Status Solidi (a), 205(4), pp. 679-694.

[22] Boucart K. and Ionescu A.M., 2007, Double-gate tunnel FET with high- k gate dielectric, IEEE Trans. Electron Devices, 54, pp. 1725-1733.

[23] Lee M.J., Choi W.Y., 2012, Effects of Device Geometry on Hetero- Gate-Dielectric Tunneling Field-Effect Transistors, IEEE Electron Devices Lett., 33(10).

[24] Ahish S., Sharma D., Kumar Y.B.N., Vasantha M.H., 2016, Performance enhancement of novel InAs/Si hetero double-gate tunnel FET using Gaussian doping, IEEE Trans. Electron Devices, 63(1), pp. 288-295.

[25] Mehta, et al., 2016, III-V Tunnel FET model with closed-form analytical

solution, IEEE Trans. Electron Devices, 63(5), pp. 2163-2168.

[26] Wang W., Sun Y., Wang H., Xu H., Xu M., Jiang S., Yue G., 2016, Investigation of light doping and hetero gate dielectric carbon nanotube tunneling field-effect transistor for improved device and circuit-level performance, College of Electronic Science Enginee-ring, Nanjing University of Posts and Telecommunications Nanjing 210023.

[27] Toh E.-H., Wang G.H., Chan L., Samudra G., Yeo Y.-C., 2007, Device physics and design of double-gate tunneling field-effect transistors by Silicon film thickness optimization, Appl. Phys. Lett., 90(26), 263507.

[28] Kao K.-H., Verhulst A. S., Vandenberghe W.G., Meyer K.D., 2013, Counterdoped Pocket Thickness Optimization of Gate-on-Source-Only Tunnel FETs, IEEE Trans. Electron Devices, 60(1).

[29] Chien N.D., Shih C.-H., 2017, Oxide thickness-dependent efects of source doping profle on the performance of single- and doublegate tunnel feld-efect transistors, Superlattices Microstruct. 102, pp. 284– 299.

[30] Noor S.L., Safa S., Khan M.D.Z.R., 2017, A silicon-based dual-material double-gate tunnel feld-efect transistor with optimized performance, Int. J. Numer. Model. Electron Netw. Devices Fields 30, e2220.

[31] Vandenberghe W.G., Verhulst A.S., Groeseneken G., Soree B., Magnus W., 2008, Analytical model for point and line tunneling in a tunnel feld- efect transistor, International Conference on Simulation of Semi- conductor Processes and Devices (SISPAD), pp. 137–140.

feld-efect tunnel

[32] Chien N.D., Shih C.H., Chen Y.H., Thu N.T., 2016, Diferent scalabilities transistors with Si/SiGe of N- and P-type heterojunctions, International Conference on Electronics, Information and Communications (ICEIC), pp. 10–13.

[33] Kumar S., Baral K., Chander S., Singh P.K., Singh B., Jit S., Performance Evaluation of Double Gate III-V Heterojunction Tunnel FETs with SiO2/HfO2 Gate Oxide Structure, Deparrtment of Electronics Engineering Indian Institute of Technology (BHU), Varanasi India.

[34] SILVACO Santa Clara, CA 95054, USA,

International, ATHENA/ATLAS User’s Manual, 2012.

[35] Choi W.Y. and Lee W., 2010, Hetero-gate-dielectric tunneling field-

effect transistors, IEEE Trans. Electron Devices, 57(9).

[36] Choi W.Y., Lee H.K., 2016, Demonstrtion of hetero-gate-dielectric tunneling field-effect transistors (HG TFETs), Nano Convergence, 3, pp. 13.

[37] Lee G., Choi W.Y., 2013, Dual-dielectric-constant spacer hetero-gate- dielectric tunneling field-effect transistors, Semicond. Sci. Techno-logy, 28, 052011.

[38] Esaki L., 1958, New Phenomenon in Narrow Germanium p-n Junctions,”

Physical Review, 109, pp. 603-604.

[39] Zener C., 2018, A theory of the electrical breakdown of solid dielectrics,

in Proc. R. Soc. Lond. A, 145(855), pp. 523-529.

[40] Keldysh L., 1958, Behavior of non-metallic crystals in strong electric

fields, Sov. Phys. JETP, 6(4), pp. 763-770.

[41] Kane E.O., 1959, Zener tunneling in semiconductors, J. Phys. Chem.

Solids, 12(2), pp. 181-188.

[42] Griffiths D.J., 2005, Introduction to Quantum Mechanics: 2nd Edition,

Prentice Hall, Upper Saddle River, pp.315.

[43] Griffiths D.J., 1994, Introduction to Quantum Mechanics, Prentice Hall,

New Jersey, pp. 274-297.

[44] Sze S.M., 1981, Physics of Semiconductor Devices, 2nd Edition, John

Wiley & Sons, New York.

[45] Kittle C., 1981, Introdution to Solid State Physics, 4th Edition, John

Wiley & Sons, New York, pp. 317.

in nMOSFETs at transport

[46] Fischetti M.V., O’Regan T.P., Narayanan S., Sachs C., Seonghoon J., Kim J., Zhang Y., 2007, Theoretical study of some physical aspects of the 10-nm gate-length, electronic Transactions on Electron Devices, 54(9), pp.2116-2136.

[47] Flietner H., 1972, The E(k) relation for a two-band scheme of semiconductors and the application to the metal-semiconductor contact, Physica Status Solidi (b), 54, pp.201-208.

[48] Wang S., 1989, Fundamentals of Semiconductor Theory and Device

Physics, Prentice-Hall, pp.484-491.

[49] Moll J.L., 1970, Physics of Semiconductors, McGraw-Hill, New York,

pp. 252.

[50] Khayer M.A., Lake R.K., 2009, Driver currents and leakage currents in InSb and InAs nanowire and carbon Nanotube band-to-band tunneling FETs, IEEE Electron Dev. Lett., 30(12), pp. 1257-1259.

[51] Luisier M., Klimeck G., 2010, Simulation of nanowire tunneling transistors: From the Wentzel-Kramers-Brillouin approximation to full- band phonon-assisted tunneling, J. Appl. Phys., 107(8).

[52] Kane E.O., 1961, Theory of tunneling, J. Appl. Phys., 31(1), pp. 83-91.

[53] Hoàng Sỹ Đức, 2017, Đánh giá các mẫu xuyên hầm qua vùng cấm và mô hình cho transistor trường xuyên hầm đường, Luận văn Thạc sỹ Vật lý kỹ thuật, Đại học Đà Lạt, tr. 16-24.

[54] Synopsys MEDICI User’s Manual, Synopsys Inc., Mountain View, CA,

2010.

[55] Q. Smet, et al., 2014, InGaAs tunnel diodes for the calibration of semiclassical and quantum mechanical band-to-band tunneling models. J. Appl. Phys., 115, 184503.

[56] Nguyễn Thị Thu, 2017, Nghiên cứu hiệu ứng kênh ngắn trong các transistor trường xuyên hầm với cấu trúc dị chất Si/SiGe sử dụng phương pháp mô phỏng hai chiều, Luận văn Thạc sỹ Vật lý kỹ thuật, Đại học Đà Lạt, tr. 19-22.

[57] Shih C.-H., Chien N.D., 2014, Design and modeling of line-tunneling feld-efect transistors using low-bandgap semiconductors, IEEE Trans. Electron Devices 61, pp. 1907–1913.

[58] Shih C.-H., Chien N.D., Tran H.-D., Chuan P.V., 2020, Device Physics and Design of Hetero-Gate Dielectric Tunnel Field-Effect Transistors with Different High/Low-k EOT ratios, Appl. Phys. A.

[59] Omura Y., Izumi K., 1996, Quantum mechanical influences on short- channel effects in ultra-thin MOSFET/SIMOX devices, IEEE Electron Device Lett. 17, pp. 300-302.

[60] Wang P.F., 2004, Complementary tunneling transistor for low power application, Ph.D. Thesis, University of Munich, Germany, pp. 54-56.

Luận văn Thạc sĩ Vật lý: Đánh giá vai trò và thiết kế lớp điện môi cực cổng dị cấu trúc trong các transistor hiệu ứng trường xuyên hầm có cấu trúc khác nhau

Huỳnh Thị Hồng Thắm ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR HIỆU ỨNG TRƯỜNG XUYÊN HẦM CÓ CẤU TRÚC KHÁC NHAU

LUẬN VĂN THẠC SĨ VẬT LÝ

Khánh Hòa – 2020

Huỳnh Thị Hồng Thắm ĐÁNH GIÁ VAI TRÒ VÀ THIẾT KẾ LỚP ĐIỆN MÔI CỰC CỔNG DỊ CẤU TRÚC TRONG CÁC TRANSISTOR HIỆU ỨNG TRƯỜNG XUYÊN HẦM CÓ CẤU TRÚC KHÁC NHAU

Chuyên ngành: Vật lý kỹ thuật

Mã số: 8520401

LUẬN VĂN THẠC SĨ VẬT LÝ

NGƯỜI HƯỚNG DẪN KHOA HỌC:

Hướng dẫn 1: PGS.TS. Nguyễn Đăng Chiến

Hướng dẫn 2: PGS.TS. Phạm Duy Long

Khánh Hòa - 2020

Có thể bạn quan tâm

Luận văn Thạc sĩ: Chế tạo và nghiên cứu tính chất điện, từ của vật liệu multiferroic Ba₀.₇Ca₀.₃TiO₃/ NiFe₂O₄

Bài thuyết trình Vật lý kỹ thuật: Nguồn sáng và thiết bị kỹ thuật chiếu sáng

Đề thi kết thúc học phần môn Vật lý kỹ thuật năm 2021-2022

Tóm tắt Luận án Tiến sĩ Vật lý kỹ thuật: Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Luận án Tiến sĩ Vật lý kỹ thuật: Nghiên cứu mô phỏng và công nghệ chế tạo transistor có độ linh động điện tử cao dựa trên GaN

Đề thi kết thúc học phần môn Vật lý kỹ thuật năm 2023-2024

Luận văn Thạc sĩ Vật lý: Chế tạo và khảo sát tính chất quang của nano tinh thể bán dẫn ba thành phần Zn1-XCdXS

Luận văn Thạc sĩ Vật lý: Nghiên cứu tính chất quang và các thông số cường độ Judd-Ofelt của Ion Sm3+ trong LaPO4

Luận văn Thạc sĩ Vật lý: Nghiên cứu tính chất từ của hợp kim Fe50Co50 có kích thước nano mét tổng hợp bằng phương pháp hợp kim cơ

Tóm tắt Luận án Tiến sĩ Vật lý kỹ thuật: Khảo sát cấu trúc và tính chất nhiệt động học của vật liệu hai chiều germanene bằng phương pháp mô phỏng

Luận văn Thạc sĩ Vật lý: Nghiên cứu phương pháp phân tích Kali trong phân bón hỗn hợp NPK trên cơ sở hệ phổ kế huỳnh quang tia X

Luận văn Thạc sĩ Vật lý: Nghiên cứu tính chất vật lý của vật liệu hai chiều MXenes Mo2C-

Luận văn Thạc sĩ Vật lý: Các pha kim loại, điện môi topo trong hệ hai mạng lục giác xếp lớp

Tóm tắt Luận án Tiến sĩ Vật lý kỹ thuật: Nghiên cứu ứng dụng laser bán dẫn công suất thấp trong hỗ trợ điều trị bệnh lao phổi trong cộng đồng và bệnh tắc nghẽn phổi mãn tính (COPD)

Tóm tắt Luận án Tiến sĩ Vật lý kỹ thuật: Nghiên cứu ứng dụng laser bán dẫn công suất thấp trong điều trị phì đại tuyến tiền liệt lành tính ở người lớn tuổi

Tóm tắt Luận án Tiến sĩ Vật lý kỹ thuật: Nghiên cứu ứng dụng laser bán dẫn công suất thấp trong điều trị đau vùng thắt lưng do thoái vị đĩa đệm, đau khớp gối do gai xương gối và điều trị tái tạo xương ở vùng bị gãy

Luận văn Thạc sĩ Vật lý: Công suất hấp thụ và độ rộng phổ cộng hưởng từ - Phonon trong giếng lượng tử thế Poschl - Teller

Luận văn Thạc sĩ Vật lý: Khảo sát cấu hình nhám từ cường độ cao hấp thụ tích hợp trong giếng lượng tử GaAs/AlGaAs

Luận văn Thạc sĩ Vật lý: Nghiên cứu các tính chất phi cổ điển của trạng thái thêm hai và bớt một photon lên hai mode kết hợp lẻ

Luận văn Thạc sĩ Vật lý: Khảo sát độ linh động của điện tử trong giếng lượng tử InAs-GaAs

Tài liêu mới

Luận án Tiến sĩ: Nghiên cứu xây dựng thuật toán thích nghi và học tăng cường cấu trúc Actor - Critic điều khiển bám quỹ đạo cho robot di động đa hướng mecanum

Luận án Tiến sĩ: Cơ cấu bệnh tim mạch và chất lượng cuộc sống của người cao tuổi mắc suy tim, rung nhĩ điều trị tại Bệnh viện Thống Nhất, thành phố Hồ Chí Minh

Tóm tắt Luận án Tiến sĩ: Nghiên cứu hiện tượng nứt dăm đê sông vùng đồng bằng sông Hồng và dự báo khả năng bị nứt của một số đoạn đê

Tóm tắt Luận án Tiến sĩ: Nghiên cứu xây dựng giải pháp đảm bảo an toàn thông tin cho quá trình học liên kết dựa trên mật mã

Tóm tắt Luận án Tiến sĩ: Phát triển năng lực đánh giá công nghệ cho học sinh trong dạy học môn Công nghệ 11 ở trường trung học phổ thông

Tóm tắt Luận án Tiến sĩ: Nghiên cứu phân loại chi cầu diệp – Bulbophyllum Thouars (Orchidaceae) ở vùng Tây Nguyên bằng phương pháp hình thái và phân tử

Tóm tắt Luận án Tiến sĩ: Nghiên cứu đặc điểm phân bố và dinh dưỡng của các loài lưỡng cư ở Vườn Quốc gia Bến En và Khu bảo tồn thiên nhiên Pù Luông, tỉnh Thanh Hóa

Luận án Tiến sĩ: Tổng hợp luật dẫn và điều khiển cho một lớp tên lửa đối hải trên cơ sở ứng dụng mạng nơ ron và hệ mờ

Luận án Tiến sĩ: Nghiên cứu tổng hợp hệ điều khiển góc Pitch tua bin gió trong điều kiện có nhiễu tác động

Luận án Tiến sĩ: Nghiên cứu hóa học lipid của hai loài san hô thủy tức Millepora dichotoma và Millepora platyphylla ở Việt Nam

Luận án Tiến sĩ: Nghiên cứu kiểm soát phân phối công suất kéo trên cầu chủ động của ô tô con bằng ABS

Luận án Tiến sĩ: Ứng dụng phản ứng Domino vào tổng hợp các dẫn xuất Podophyllotoxin, Pyrimidine và đánh giá hoạt tính sinh học của các chất tổng hợp được

Luận án Tiến sĩ: Nghiên cứu thành phần hóa học và một số hoạt tính sinh học của cây chùm ngây (Moringa oleifera)

Tóm tắt Luận án Tiến sĩ: Nghiên cứu thành phần hóa học và ứng dụng ức chế ăn mòn cho thép của cao chiết xuất từ cây Lộc vừng thuộc họ Lecythidaceae

Luận án Tiến sĩ: Nghiên cứu hiện tượng nứt dăm đê sông vùng đồng bằng sông Hồng và dự báo khả năng bị nứt của một số đoạn đê

AI tóm tắt

Giới thiệu tài liệu

Đối tượng sử dụng

Từ khoá chính

Nội dung tóm tắt

Giới thiệu

Về chúng tôi

Việc làm

Quảng cáo

Liên hệ

Chính sách

Thoả thuận sử dụng

Chính sách bảo mật

Chính sách hoàn tiền

DMCA

Hỗ trợ

Hướng dẫn sử dụng

Đăng ký tài khoản VIP

093 303 0098

support@tailieu.vn

Phương thức thanh toán

Theo dõi chúng tôi

Facebook

Youtube

TikTok