thiết kế mạch điều khiển mô hình cánh tay máy 5 bậc tự do dùng vi xử lý 8085, chương 4

Chia sẻ: Tran Van Duong | Ngày: | Loại File: PDF | Số trang:7

Thêm vào BST

Báo xấu

280
lượt xem 90
download

thiết kế mạch điều khiển mô hình cánh tay máy 5 bậc tự do dùng vi xử lý 8085, chương 4

Mô tả tài liệu

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Dựa vào yêu cầu về phần điều khiển của cánh tay máy làm cơ sở cho việc xác định cấu trúc mạch. Do đó vấn đề đầu tiên là phải nghiên cứu kỹ cấu tạo của tay máy,tiếp theo phải tìm hiểu rõ yêu cầu để điều khiển cánh tay máy .Việc nghiên cứu này sẽ cho cái nhìn về cấu trúc mạch điều khiển. Cân nhắc giữa cấu hình và yêu cầu điều khiển sẽ chọn cấu trúc mạch hợp lí. Sơ đồ khối của mạch điều khiển được trình bày ở hình 4.1 Sơ đồ khối của mạch điều...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: thiết kế mạch điều khiển mô hình cánh tay máy 5 bậc tự do dùng vi xử lý 8085, chương 4

Chương 4: XAÙC CAÁU TRUÙC MAÏCH ÑIEÀU KHIEÅN Döïa vaøo yeâu caàu veà phaàn ñieàu khieån cuûa caùnh tay maùy laøm cô sôû cho vieäc xaùc ñònh caáu truùc maïch. Do ñoù vaán ñeà ñaàu tieân laø phaûi nghieân cöùu kyõ caáu taïo cuûa tay maùy,tieáp theo phaûi tìm hieåu roõ yeâu caàu ñeå ñieàu khieån caùnh tay maùy .Vieäc nghieân cöùu naøy seõ cho caùi nhìn veà caáu truùc maïch ñieàu khieån. Caân nhaéc giöõa caáu hình vaø yeâu caàu ñieàu khieån seõ choïn caáu truùc maïch hôïp lí. Sô ñoà khoái cuûa maïch ñieàu khieån ñöôïc trình baøy ôû hình 4.1
Sô ñoà khoái cuûa maïch ñieàu khieån
4. 2 ÑÒNH NGHÓA CAÙC CHAÂN VI XÖÛ LÍ Vi xöû lí (microproccesser) laø moät thieát bò baùn daãn chöùa caùc maïch logic ñieän töû ñuoäc cheá taïo theo coâng ngheä LSI hoaëc VLSI. Vi xöû lí coù khaû naêng thöïc hieän caùc chöùc naêng tính toaùn vaø taïo ra caùc quyeát ñònh laøm thay ñoåi trình töï thi haønh chöông trình. vi xöû lí laø moät thieát bò logic laäp trính ñuôïc, ñöôïc thieát keá baèng caùc thanh ghi, caùc flip_flop vaø caùc phaàn töû ñònh thôøi. Vi xöû lí coù moät taäp leänh ñöôïc thieát keá beân trong,ñeã xöû lí döõ lieäu vaø truyeàn thoâng vôùi caùc thieát bò ngoaïi vi. Coù nhieàu loaïi vi xöû lí vaø cuõng coù nhieàu haõng cheá taïo vi xöû lí (Intel, Zilog, Motorola) 8085 laø moät boä vi xöû lí 8 bit do Intel saûn xuaát , ñaàu tieân vaøo naêm 1977. Noù coù khaû naêng ñònh ñòa chæ cho boä nhôù tôùi 64Kbyte. thieát bò naøy coù 40 chaân, daïng DIP, ñoøi hoûi nguoàn ñôn +5v. Hình trình baøy sô ñoà chaân cuûa boä vi xöû lí 8085. Toaøn boä caùc tín hieäu coù theå ñöôïc phaân thaønh 6 nhoùm: (1) Tuyeán ñòa chæ. (2) Tuyeán döõ lieäu . (3) Caùc tín hieäu traïng thaùi vaø ñieàu khieån (4) Nguoàn cung caàp vaø caùc tín hieäu taàn soá (5) Caùc ngaét vaø caùc tín hieäu khôûi taïo ngoaïi vi (6) Caùc coång I/O noái tieáp +5V GND 1 2 40 20 X1 X2 Vcc Vss Serial SID 5 A15 28 I/O SOD 4 High Outer Ports Address Bus TRAP 6 A8 21 RST 7.5 7 RST 6.5 8 RST 5.5 9 10 8085 Interrupts INTR and AD7 19 Externally Multiplexed Initiated Address/Data Bus Signals READY 35 AD0 12 HOLD 39 RESET IN 36 30 ALE 29 S0 33 S1 Control 34 IO/M and 32 RD 31 WR Status Signals 11 INTA 18 HLDA 21 21 RESET CLK OUT OUT
X1 1 40 Vcc X2 2 39 HOLD RESET(OUT) 3 38 HLDA SOD 4 37 CLK(OUT) SID 5 36 RESET IN TRAP 6 35 READY RST7.5 7 34 IO/M RST6.5 8 33 S1 RST5.5 9 32 RD INTR 10 8085 31 WR INTA 11 30 ALE AD0 12 29 S0 AD1 13 28 A15 AD2 14 27 A14 AD3 15 26 A13 AD4 16 25 A12 AD5 17 24 A11 AD6 18 23 A10 AD7 19 22 A9 Vss 20 21 A8 8085 Pinout
Hình 4.2 : sô ñoà chaân vaø caùc tín hieäu cuûa 8085 Tuyeán ñòa chæ 8085 coù 8 ñöôøng tín hieäu, A15_A8 laø caùc tín hieäu moät chieàu, ñöôïc söû duïng nhö tuyeán ñòa chæ cao Tuyeán döõ lieäu / ñòa chæ ña hôïp Caùc ñöôøng tín hieäu AD7 –AD0 laø caùc ñöôøng hai chieàu chuùng phuïc vuï moät muïc ñích keùp. Caùc ñöôøng naøy ñöôïc söû duïng luùc thì nhö tuyeán ñòa chæ thaáp khi thì nhö moät tuyeán döõ lieäu. Khi thi haønh moät leänh, trong moät phaàn ñaàu cuûa chu kì, caùc ñöôøng naøy ñöôïc söû duïng nhö laø tuyeán ñòa chæ thaáp. Suoát phaàn coøn laïi cuûa chu kì, caùc ñöôøng naøy ñöôïc duøng nhö tuyeán döõ lieäu. Ñieàu naøy cuõng ñöôïc goïi laø ña hôïp tuyeán (multiplexing the bus). Tuy nhieân, tuyeán ñòa chæ thaáp coù theå ñöôïc taùch ra töø caùc tín hieäu naøy nhôø söû duïng moät maïch choát (latch) Caùc tín hieäu ñieàu khieån vaø traïng thaùi Nhoùm caùc tín hieäu naøy bao goàm hai tín hieäu ñieàu khieån (RD vaø WR), 3 tín hieäu traïng thaùi (IO/M, S1 vaø S0) ñeå xaùc ñònh loïai hoaït ñoäng, vaø moät tín hieäu ñaëc bieät (ALE) ñeå chæ thò söï baét ñaàu cuûa hoaït ñoäng. ALE -Address latch enable: Cho pheùp choát ñòa chæ .Ñaây laø moät xung döông taùc ñoäng caïnh leân ñöôïc phaùt ra moãi laàn 8085 baét ñaàu moät hoaït ñoäng (chu kì maùy); noù chi thò raèng caùc bit AD7 -AD0 laø caùc bit ñòa chæ. Tín hieäu naøy veà cô baûn ñöôïc söû duïng ñeå
choát caùc ñòa chæ thaáp töø tuyeán ña hôïp vaø cho ra moät taäp rieâng bieät 8 ñöôøng ñòa chæ AD7 - AD0 .ALE laø moät tín hieäu ñieàu khieån  RD - Read : Ñoïc ñaây laø tín hieäu ñieàu khieån ñoïc (taùc doäng möùc thaáp). tín hieäu naøy chæ thò ñoïc I/O haëc boä nhôù vaø döõ lieäu coù khaû duïng treân tuyeán dö lieäu.  WR -Write : Ghi ñaây laø tín hieäu ñieàu khieån ghi (taùc ñoäng möùc thaáp). Tín hieäu naøy chæ thò raèng döõ lieäu treân tuyeán döõ kieäu ñöôïc ghi vaøo moät oâ nhôù hoaëc I/O ñaõ choïn  IO / M :Input –Output / Memory. Ñaây laø tín hieäu traïng thaùi ñöôïc söû duïng ñeå phaân bieät giöõa caùc hoaït ñoäâng IO vaø boä nhôùù. Khi noù ôû möùc thaáp,noù chæ thò moät hoaït ñoäng lieân quan ñeán boä nhôù. Tín hieäu naøy ñöôïc keát hôïp vôùi RD vaø WR ñeå taïo ra caùc tín hieäu ñieàu khieån I/O vaø boä nhôù.  S1 vaø S0 : Status ñaây laø caùc tín hieäu trang thaùi, töông töï IO/ M, coù theå xaùc ñònh caùc hoaït ñoäng khaùc nhau ,nhöng chuùng hieám khi ñöôïc söû duïng trong caùc heä thoáng nhoû. Toaøn boä caùc hoaït ñoäng vaø caù tín hieäu traïng thaùi lieân keát ñöôïc lieät keâ trong baûng 4.1