Chương 6:TRANSISTOR TRƯỜNG ỨNG FET (FIELD EFFECT TRANSISTOR)

Ch

ươ TRANSISTOR TR

NG NG FET

ng 6: ƯỜ Ứ

(FIELD EFFECT TRANSISTOR)

ThS. Nguy n Bá V ng ễ

ươ

1. Đ i c

ạ ươ

• FET ( Field Effect Transistor) -Transistor hi u ng tr ng – ườ

ng và phân lo i ạ ệ ứ

Transistor tr ng. ườ

t t ắ ế

ọ ằ ể

ườ ườ

- t là IGFET: t t ế ắ

ử

• Thông th ệ ng l p cách đi n đ • Có 2 lo i:ạ - Junction field- effect transistor - vi t là JFET: Transistor tr ng đi u khi n b ng ti p xúc P-N (hay g i là ế ề transistor tr ng m i n i). ố ố Insulated- gate field effect transistor - vi Transistor có c c c a cách đi n. ự ớ ườ ượ ớ

c dùng là l p oxit nên còn t là t t ế ắ ọ

ng có c c c a cách đi n đ ử ườ ượ ự ệ

c chia làm 2 lo i là MOSFET kênh s n (DE-MOSFET) và MOSFET ẵ kênh c m ng (E-MOSFET).

c phân chia thành lo i kênh N và lo i ạ i đ ạ ượ ạ ỗ

ệ g i là metal - oxide - semiconductor transistor (vi MOSFET). • Trong lo i transistor tr ạ ạ ả ứ • M i lo i FET l ạ kênh P.

FET

JFET MOSFET

DE-MOSFET E-MOSFET

N P

N P N P

ký hi uệ

u nh

c đi m c a FET so v i BJT

ủ

ớ

ể

ạ ạ ẫ ỉ

ộ ạ ấ ự ệ ậ ơ

ể ượ Ư • M t s u đi m: ộ ố ư – Dòng đi n qua transistor ch do m t lo i h t d n đa ệ s t o nên. Do v y FET là lo i c u ki n đ n c c ố ạ (unipolar device).

ấ ở

– FET có tr kháng vào r t cao. – Ti ng n trong FET ít h n nhi u so v i transistor ơ ề ớ

ế l ưỡ ồ ng c c. ự

D = 0 và do đó nó là

i dòng I ạ – Nó không bù đi n áp t

t cao. ệ t. ề ệ ệ ố ị

Nh ủ

ể ề

ng c c. cái ng t đi n t ắ – Có đ n đ nh v nhi ộ ổ – T n s làm vi c cao. ệ ố ầ • M t s nh c đi m chính c a FET là c đi m: ượ ượ ể ộ ố h s khu ch đ i th p h n nhi u so v i transistor ớ ơ ấ ạ ế ệ ố l ưỡ ự

Gi ng và khác nhau gi a FET so v i BJT

ớ

ữ

ộ

ớ

ố • Gi ng nhau: ố – S d ng làm b khu ch đ i. ạ ử ụ ế – làm thi t b đóng ng t bán d n. ẫ ế ị ắ – Thích ng v i nh ng m ch tr kháng. ở ữ ứ ạ • M t s s khác nhau: ộ ố ự – BJT phân c c b ng dòng, còn FET phân c c

ự

ằ

ự b ng đi n áp.

ệ

ằ

– BJT có h s khu ch đ i cao, FET có tr ở

ế

ạ

ệ ố kháng vào l n.ớ

– FET ít nh y c m v i nhi

t đ , nên th

ng

ả

ớ

ệ

ộ

ườ

đ

c s d ng trong các IC tích h p.

ợ

– Tr ng thái ng t c a FET t

t h n so v i BJT

ắ ủ

ố ơ

ớ

ạ ượ ử ụ ạ

2. C u t o JFET

ấ ạ

ng thông d ng h n.

ự ử ự ồ

ượ

Drain (D)

Drain (D)

P

N

P

N

P

N

Gate (G)

Gate (G)

P

N

Source (S)

Source (S)

c k t n i vào kênh n. ế ố ự c k t n i vào v t li u bán d n p •Có 2 lo i JFET : kênh n và kênh P. ạ •JFET kênh n th ườ ơ ụ •JFET có 3 c c: ự c c Ngu n S (source); c c C a G (gate); c c ự Máng D (drain). •C c D và c c S đ •c c G đ ế ố ượ ậ ệ ự ự ẫ

ủ

c.

C b n v ho t đ ng c a JFET ạ ộ JFET ho t đ ng gi ng nh ho t đ ng c a m t khóa n ạ ộ ư

ơ ả ạ ộ

ề ố

ủ ộ ướ

đi n c c âm c a ồ ướ ạ - c-tích lũy các h t e ở ệ ủ ự

tr ng t i c c d ng c a ỗ ố ạ ự ươ ủ

- trong kênh n t

ng đóng m n D và S. - hay l D và S. ở ướ ạ i G đi u khi n đ ộ ề

c-đi n áp t ệ ả ể S ừ

•Ngu n áp l c n ự ngu n đi n áp cung c p t ệ ấ ừ ồ • ng n c ra - thi u các e ế ướ Ố ngu n đi n áp cung c p t ồ ấ ừ ệ •Đi u khi n l ể ượ ề r ng c a kênh n, ki m soát dòng ch y e ể ủ ộ i D.ớ t

s đ m ch JFET ơ ồ ạ

JFET kênh N khi ch a phân c c ự

ư

Drain (D)

P

N

P

Gate (G)

Source (S)

ệ

ặ

JFET kênh N khi đ t đi n áp vào D và S, chân G không k t n i ế ố

ID

Drain (D)

`

VDS

P

P

Gate (G)

Source (S)

JFET kênh N khi phân c c b o hòa

ự

ả

ID

Drain (D)

`

VDS

P

P

Gate (G)

V 0 = S G V

Source (S)

JFET kênh N phân c cự

ID

Drain (D)

`

VDS

P

P

Gate (G)

Source (S)

V 0 < S G V

JFET kênh N

ch đ ng ng

ở

ế ộ

ư

ID

Drain (D)

`

VDS

e V - = S G V

P

P

Gate (G)

Source (S)

JFET kênh N khi ch a phân c c ự

ư

Drain (D)

P

N

P

Gate (G)

Source (S)

ệ

ặ

JFET kênh N khi đ t đi n áp vào D và S, chân G không k t n i ế ố

ID

Drain (D)

`

VDS

P

P

Gate (G)

Source (S)

JFET kênh N khi phân c c b o hòa

ự

ả

ID

Drain (D)

`

VDS

P

P

Gate (G)

V 0 = S G V

Source (S)

JFET kênh N phân c cự

ID

Drain (D)

`

VDS

P

P

Gate (G)

Source (S)

V 0 < S G V

JFET kênh N

ch đ ng ng

ở

ế ộ

ư

ID

Drain (D)

`

VDS

e V - = S G V

P

P

Gate (G)

Source (S)

Đ c đi m ho t đ ng JFET

ạ ộ

ể

ặ

JFET kênh N có 3 ch đ ho t đ ng c b n khi V ạ ộ ế ộ ơ ả

DS >0:

A. ạ ộ ả VGS = 0, JFET ho t đ ng b o hòa, I

D=Max

B. ế VGS < 0, JFET ho t đ ng tuy n tính, ạ ộ ID↓

C. ạ ộ ư ID=0 VGS =-Vng tắ , JFET ng ng ho t đ ng,

Nguyên lý ho t đ ng c a JFET ạ ộ

ủ

Đ c tuy n truy n đ t ạ

ề

ế

ặ

,

ặ

ủ

ế

Đ c tuy n ra c a JFET UGS=const, ID=f(UDS)

ID(mA)

Vùng dòng đi n Iệ D không đ iổ

10

UGS=-0V

8

UGS=-0.5V

Vùng thu n ầ trở

6

UGS=-1V

UGS=-2V

4

đánh th ngủ

UGS=-4V

2

UDSsat

0

2

4

6

8

10

UDS(V)

3

ắ ủ

Các cách m c c a JFET trong s ơ đ m ch ồ ạ

S đ c c ngu n chung

ơ ồ ự

ồ

VDD

iD

RD

C2

URa

C1

iG

Uvào

CS

RG

RS

S đ c c ngu n chung

ơ ồ ự

ồ VDD

iD

RD

C2

URa

C1

iG

Uvào

CS

RS

RS

• Đ c đi m c a s đ c c ngu n chung: ặ ủ

c pha nhau. ể ệ ơ ồ ự ệ

D // rd ệ

ượ vào = RGS ≈ ∞

rd > 1

ế ạ

ở ở ệ ố ố ớ

ệ ố ầ ừ ệ ả

ầ ạ ỉ ằ

ồ - Tín hi u vào và tín hi u ra ng - Tr kháng vào r t l n Z ấ ớ - Tr kháng ra Zra = R - H s khu ch đ i đi n áp μ ≈ S - Đ i v i transistor JFET kênh N thì h s khu ch đ i ế ạ 150 l n đ n 300 l n, còn đ i v i đi n áp kho ng t ố ớ ế transistor JFET kênh lo i P thì h s khu ch đ i ch b ng ạ ệ ố m t n a là kho ng t ế 75 l n đ n 150 l n. ế ộ ử ừ ả ầ ầ

S đ m c c c máng chung

ơ ồ ắ ự

VDD

C1

iG

C2

Uvào

URa

iS

RS

RS

S đ m c c c máng chung

ơ ồ ắ ự

VDD

C1

iG

C2

Uvào

URa

iS

RS

RS

ặ ể

ệ

ấ ớ ở • Đ c đi m c a s đ này có: ủ ơ ồ - Tín hi u vào và tín hi u ra đ ng pha nhau. ồ ệ vào = RGD = ∞ - Tr kháng vào r t l n Z

ạ

- Tr kháng ra r t nh ỏ ấ - H s khu ch đ i đi n áp μ < 1 ệ ế - S đ c c máng chung đ ượ

ơ ả ờ ượ ệ ả

ạ ng đ ơ ồ c dùng đ ể ơ ồ ượ

ở ệ ố c dùng r ng rãi h n, c b n là ộ ơ ồ ự c đi n dung vào c a m ch, đ ng th i có do nó gi m đ ủ tr kháng vào r t l n. S đ này th ườ ấ ớ ph i h p tr kháng gi a các m ch. ở ố ợ ữ ạ ở

S đ m c c c c a chung

ơ ồ ắ ự ử

S

D

Uvào G

URa G

• S đ này theo nguyên t c không đ

ơ ồ

ượ ử ụ

do có tr kháng vào nh , tr kháng ra l n.

ở

ắ ỏ ở

c s d ng ớ

ng lo i c c

ườ

ạ ự c a cách ly (MOSFET)

Transistor tr ử

Transistor MOSFET

• Đây là lo i transistor tr ạ

ử

ớ

ẫ

ệ

ự ộ ớ

ệ

ệ ỏ

ườ ba t

c vi

t t

t là transistor tr t t ượ

ế ắ ừ

ng có c c c a cách ườ đi n v i kênh d n đi n b ng m t l p cách đi n ằ ng dùng là ch t oxit m ng. L p cách đi n th ệ ấ ườ ớ ng lo i ng g i t nên ta th ạ ọ ắ ườ MOS. Tên g i MOS đ ti ng ừ ế ọ Anh là: Metal - Oxide - Semiconductor.

•

Transistor tr

ườ

ạ

ạ

ng MOS có hai lo i: transistor MOSFET có kênh s nẵ và transistor MOSFET kênh c m ng i ả ứ . Trong m i lo i MOSFET này l ỗ ạ có hai lo i là kênh d n lo i P và kênh lo i N. ạ ạ

ẫ

ạ

ẵ ấ ạ c a MOSFET kênh s n

ủ

• Transistor

ng MOSFET kênh s n còn g i ọ ẵ (Depletion-Mode MOSFET vi là t ế

C u t o tr ườ MOSFET-ch đ nghèo ế ộ t ắ

• Transistor tr ườ ạ

mà khi ch t o ng ng lo i MOS có kênh s n là lo i transistor i ta đã ch t o s n kênh d n. t là DE-MOSFET). ạ ườ ế ạ ế ạ ẵ ẵ ẫ

Nguyên lý ho t đ ng

ng c c ngu n S đ c

ạ ộ ườ

ự ồ ượ ệ

ố ớ ế

• Các đi n áp đ t vào các chân c c c a G và c c máng D • Khi transistor làm vi c, thông th S=0. n i v i đ và n i đ t nên U ự ố ấ ặ ử ự

ệ ớ ự

ự

ạ

ệ

là so v i chân c c S. • Nguyên t c cung c p ngu n đi n cho các chân c c sao ấ ắ ệ ồ c c ngu n S qua kênh v cho h t d n đa s ch y t ề ồ ạ ừ ự ố ẫ D trong m ch c c c c máng D đ t o nên dòng đi n I ự ạ ể ạ ự máng.

ệ

ử ch đ giàu h t d n ho c • Còn đi n áp đ t trên c c c a có chi u sao cho ự ch đ ế ộ ế ộ ề ặ ở ạ ẫ

ặ MOSFET làm vi c ệ ở nghèo h t d n. ạ ẫ

ệ ạ

ố ủ ỉ ệ ồ

ấ

ề

• Nguyên lý làm vi c c a hai lo i transistor kênh P và kênh N gi ng nhau ch có c c tính c a ngu n đi n cung ủ ự c p cho các chân c c là trái d u nhau. ự ấ • Đ c tính truy n đ t: I ặ ạ D = f(UGS) khi UDS = const

Nguyên lý ho t đ ng

ạ ộ

Đ c tuy n

ế

ặ

a. H đ c tuy n đi u khi n I ế ọ ặ b. H đ c tuy n ra I ề ế ọ ặ ể D = f(UGS) khi UDS không đ iổ D = f(UDS) khi UGS không đ iổ

C u t o

ủ

ả ứ ấ ạ c a MOSFET kênh c m ng

• Transistor tr ạ ả ứ ọ

ng lo i MOS kênh c m ng còn g i là (Enhancement-Mode MOSFET . t t ế ắ

• Khi ch t o MOSFET kênh c m ng ng i ta không ch ế ả ứ ườ

ẫ

ườ MOSFET ch đ giàu ế ộ t là E-MOSFET) vi ế ạ t o kênh d n. ạ ệ ả c s n xu t và s d ng nhi u h n. ử ụ c m ng đ ả ứ ế ạ ấ ượ ề ơ • Do công ngh ch t o đ n gi n nên MOSFET kênh ơ ả

ạ

ệ

ỉ ấ

ố ủ

ặ

ồ

Nguyên lý ho t đ ng E-MOSFET ạ ộ • Nguyên lý làm vi c c a lo i kênh P và ủ ệ kênh N gi ng h t nhau ch khác nhau v ề c c tính c a ngu n cung c p đ t lên các ự chân c c. ự

ớ ế ự

ử

ệ

• Tr c tiên, n i c c ngu n S v i đ và n i ố ự ướ ố ồ đ t, sau đó c p đi n áp gi a c c c a và ữ ấ ấ c c ngu n đ t o kênh d n. ể ạ ự

ẫ

ồ

MOSFET Summary

MOSFET type Vgs >0 Vgs =0 Vgs <0

N-Channel DE-MOSFET ON ON OFF

N-Channel E-MOSFET ON OFF OFF

P-Channel DE-MOSFET OFF ON ON

P-Channel E-MOSFET OFF OFF ON

Cách m c MOSFET

ắ

nh JFET

ươ

ự

ắ

• Có 3 cách m c, t ng t • 2 cách thông d ng nh t là c c D chung và ấ ụ

ư ự

c c S chung. ự

Phân c c JFET và DE-MOSFET

đi u hành theo ki u hi m

ể

ế

ự ề

Phân c c c đ nh

ự ố ị

+VDD

iD

RD

D

GiG

S

VGG

- +

Phân c c t

ự ự ộ đ ng ID(mA)

+VDD

IDSS

iD

RD

Đ ng phân c c ự

ườ

D

= -

I

V

GiG

D

GS

1 R

S

Q

IDQ

S

RG

iS

RS

0

VGS(Off)

VGSQ

VGS(V)

Phân c c b ng c u chia đi n th

ự ằ

ệ

ầ

ế

ID(mA)

+VDD

RS2

IDSS

=

I

D2

iD

V G R

S2

RD

R1

RS1>RS2

Q2

=

D

ID2

I

D1

iG

V G R

S1

Q1

G

ID1

=

S

V

GS

V R I S D

G

iS

R2

RS

0

VGS(Off)

VG

VGS(V)

V G S Q 1

V G S Q 2

-

DE-MOSFET đi u hành ki u tăng

ề

ể

Phân c c b ng c u chia đi n th

ự ằ

ệ

ầ

ế

ID(mA)

+VDD=+18V

10.67 10

iD

1.8k

RD

R1 110M

7.6

Q

IDQ

D

iG

iDSS=6mA VGS(Off)=-3V

G

S

iS

150Ω

RS

R2 10M

0

-1

VGS(V)

1

V G S Q

VGS(Off) -3V

VG 1.5

Phân c c b ng m ch h i ti p

ự ằ

ồ ế

đi n thệ

ạ ế

iD

+VDD RD

RG

D

iDSS

iG

G

S

M ch phân c c E-MOSFET ự

ạ

Phân c c b ng h i ti p đi n th

ự ằ

ồ ế

ệ

ế

ID(mA)

DD

iD

V R

D

+VDD RD

RG

D

iG

Q

IDQ

G

S

VGSQ

VDD

0 VGS(th)

VGS(V)

Phân c c b ng c u chia đi n th

ự ằ

ệ

ầ

ế

+VDD

Đ c tuy n truy n ề ế

ặ

ID(mA)

Đ ng phân c c ự

ườ

iD

V G R

RD

D

R1

D

iG

G

S

Q

IDQ

iS

R2

RS

VGSQ

VG

0 VGS(th)

VGS(V)