» 
 » 

Thiết bị ngoại vi và ghép nối . chương 5

Chia sẻ: Nguyen Thi Ngoc Hoa | Ngày: | Loại File: PDF | Số trang:58

0
Thêm vào BST
Báo xấu
64
lượt xem 22
download

Thiết bị ngoại vi và ghép nối . chương 5

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Cổng ra đơn giản có chốt (latched output port, based on 74 HC 374/HC373/HC273/HC574..., 8 bit Register), (fig. 5.2) • Cổng vào đơn giản không chốt (unlatched input port, based on 3 state buffer - 74HC244) • Cổng vào có chốt (Latched Input Port), chú ý status flag .

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thiết bị ngoại vi và ghép nối . chương 5

  1. ch 5. digital interface • GhÐp nèi hÖ trung t©m víi ThiÕt bÞ ngo¹i vi qua c¸c tÝn hiÖu logic 1/0 • pARALLEL iN/OUT – poRTS: principle, pPI, Centronics/LPT – PCMCIA, Dual ported Ram. – INTERCACing to devices: Key pad, LED, text panel, encoder, STEP motor, ... – hI-pOWER INTERFACE: relay, scr, triac, power mosfet, igbt... • sERIAL in/OUT: Sync, async, – RS-232, RS-485, RS-422 – modem... P&I Ch5-Digi In/Out 1 5.1. parallel interface: 5.1.1. nGuyªn lý • In/Out nhiÒu bit ®ång thêi, nhanh, gÇn a. A Port Line ( 1bit port): – Output Port: Latched Output (chèt ra), D_Flip-Flops – Unlatched Input, h×nh 5.1. single IO line/pin P&I Ch5-Digi In/Out 2 1
  2. • D Flip-Flop (D trigger): – Là 1 trong những phần tử cơ bản của hệ dãy, – D – data, lưu giữ 1 bit số liệu. – 4/6/8 D flip-flop => tạo ra 4/6/8 bit register, nhiều registers đóng trong 1 chip là SRAM. P&I Ch5-Digi In/Out 3 – Output: • Q - ứng với giá trị data input vào thời điểm có clock • /Q – đảo của Q. – Input: • Data bit: 1 hoặc 0 • Clock, thường là sườn lên, ghi nhận giá trị của data và lưu lại cho đến khi có bit số liệu khác ghi đè lên. • [Có thể có] clear – xóa; Preset – đặt trước – Có 2 loại: Transparent (HC373) và Master- Slave (HC374) P&I Ch5-Digi In/Out 4 2
  3. H. 501 b, c MOSFET (Metal Oxide Semiconductor Field Effect Transistor) P&I Ch5-Digi In/Out 5 • Write pin: bit 0 or 1, clock = ↑ – Write bit 0: D flip-flop => Q = 0; -Q = 1 => gate = 1 => R(ds) MOSFET = ON => pin = 0 – Write bit 1 D flip-flop => Q = 1; -Q = 0 => gate = 0 => R(ds) MOSFET = OFF => pin = 1 • Read pin: (Input line– out “1” firstly)- ReadPin = 0 (!) => open 3 state lower buffer => 1/0 from pin => data bus (i) • ReadLatch (Reading bit out previously) : -ReadLatch = 0 (!) => open 3 state higher buffer => 1/0 from pin => data bus (i) P&I Ch5-Digi In/Out 6 3
  4. 5.1. parallel interface: 5.1.1. nGuyªn lý b. Simple In-Out Ports: • Cæng ra ®¬n gi¶n cã chèt (latched output port, based on 74 HC 374/HC373/HC273/HC574..., 8 bit Register), (fig. 5.2) • Cæng vµo ®¬n gi¶n kh«ng chèt (unlatched input port, based on 3 state buffer - 74HC244) • Cæng vµo cã chèt (Latched Input Port), chó ý status flag P&I Ch5-Digi In/Out 7 5.1. parallel interface: 5.1.1. nGuyªn lý Ứng dụng: ghép nối DAC, LED display… P&I Ch5-Digi In/Out 8 4
  5. Port[Parallel_Out]:= solieu; LÖnh Pascal • Out Port: 74 HC 374: • CPU ph¸t ®Þa chØ ra IO space => cã t/h -IO CS • Ph¸t data vµ -IOW => cã t/h Clock = ↑ (Rising Edge) => data ®−îc chèt vµo HC374 • Ng/vi => OutControl = 0 => open 3 state output P&I Ch5-Digi In/Out 9 Hình 5.2c. Unlatched Input Port Hình 5.2d. Latched Input Port Unlatched Inport & latched Inport P&I Ch5-Digi In/Out 10 5
  6. 5.1. parallel interface: 5.1.1. nGuyªn lý c. Port song song cã tÝn hiÖu b¾t tay/ tr¹ng th¸i (outport): – Göi 1 packet ra ngo¹i vi, cÇn ®ång bé gi÷a 2 phÝa – Peripheral chØ ®äc bé ®Öm cæng khi cã sè liÖu (cê IBF thiÕt lËp, 1) – CS chØ göi sè liÖu ra tiÕp theo khi byte/char tr−íc ®· ®−îc ®äc bëi Peripheral (OBE - Output Buffer Empty, xãa, 0) – Chó ý Time-Out-Error. – CPU göi 1 character, set -OBE =1 (Out. Buf Empty) – Per: If IBF= 1 then ®äc char (In. Buffer Full) – Bµi tËp: LËp tr×nh (C/ Pascal/Asm) cho s¬ ®å sau ®Ó göi 1 packet n byte - Chó ý Timeout Error P&I Ch5-Digi In/Out 11 IRQ OBE P&I Ch5-Digi In/Out 12 6
  7. 5.1. parallel interface: 5.1.2. Programmable ports • Ports: • Intel PPI 8255 (Programmable Peripheral Interface) • Motorola PIA 6821 (Progr. Interface Adaptor) • Z80 PIO (Parallel In/Out) ... • Flexible Specifics: • 2..4 In/ Out Ports, single line direction define (PIA/ PIO) • Mode: IN/OUT w [w/o] handshake, bus trans-ceiver • Control/ status/ HSK: Edge (↑, ↓) or Level (hi, lo) • Case study 1: PPI 8255: Tù ®äc 4 ports: PA, PB, PCH & PCL, 24 IO lines 3 modes M0, M1 & M2, (PA & PB, PC as HSK signals) §¬n gi¶n vµ hiÖu qu¶ • Case Study 2: Interface ISA bus – PPI 8255, (Fig. 5.3a) P&I Ch5-Digi In/Out 13 H×nh 5.3a. GhÐp nèi PPI 8255 víi PC qua ISA bus P&I Ch5-Digi In/Out Addr: 300h-303h, Mode 0 all, PA & PC In, PB Out 14 7
  8. 5.1. parallel interface: 5.1.3. centronics port • Centronics Computer Inc. so called LPT; 2 LPT ports (available) in PC • Modes: SPP, EPP, ECP & IEEE 1284 (EPP+ECP) • IRQ (7/ 5) & DRQ (1/ 3 - 8 bit channels) support for many applications of Interface: • Printer • Local Area Network - LAN • Ext. HDD, SemiDisk, • Test Digital In/Out, ADC, DAC in many application interfaces • PC remote control (TV, Multi media, shut down...) • Programmers (All 11P2) – nạp chip chuyên dùng • Others P&I Ch5-Digi In/Out 15 5.1. parallel interface: 5.1.3. centronics port Mode 0: Simple Parallel Port - SPP (Normal mode, OUTput only) • 50..100kB/s, cable 10' max - 25/36 lines - Ground twisted pair, Base Addr: 378h - LPT1 & 278h - LPT2 • Data Out port, Addr. X78h - I/O space, TTL 0..5V, • Open Coll. Buffered - 8 bit latched out, back read-latch • LPT: send control & printed characters to Printer • Control Out Port: X7Ah, TTL (x=3/2) • 4 bit latched out, back read-latch, dïng software. §èi víi c¸c thiÕt bÞ, 4 tÝn hiÖu nµy ®−îc set (1) vµ reset (0) b»ng phÇn mÒm thuÇn tóy. • LPT: /Strobe (b0), AutoFeed (b1), /Init (b2), SLCT(b3) • IRQ_EN (b4), not outlet • Status In, X79h, Unlatched, TTL (0..5V): Printer status P&I Ch5-Digi In/Out 16 • 5 bit: b3..b7: Err, SLCT_IN, PE, -Ack, Busy 8
  9. 5.1. parallel interface: 5.1.3. centronics port P&I Ch5-Digi In/Out 17 Các hoạt động của LPT Port • Data port: – Outport: gửi 1 byte ra cổng data • Mov dx, 378h • Mov al, solieu • Out dx, al – Inport: đọc 1 byte data gửi ra trước đó • Mov dx, data_port ; địa chỉ 378h • In al, dx • Control Outport, chỉ dùng 4 bit b0..b3 – Gửi 4 bit ra: P&I • Mov dx, 37Ah Ch5-Digi In/Out 18 9
  10. • Mov al, control • Out dx,al – Đọc 4 bit gửi ra trước đó: • Mov dx, control_port • In al, dx • Status Port: Chỉ đọc trạng thái, unlatched, dùng 5 bit cao, b3..b7 • Mov dx, Status_port • In al, dx. • Các thử nghiệm: – Digital In: đếm khoảng thời gian, – Digtal Out: điều khiển logic đa điểm liên động, – Ghép nối DAC để tạo tín hiệu, ADC để đo lường P&I Ch5-Digi In/Out 19 5.1. parallel interface: 5.1.3. centronics port • Enable Int Req: mov dx, 37Ah; LPT 1 control in al, dx or al, 0001 0000b out dx, al ; PASCAL: Port[BA+2]:=Port[BA+2] or $10; {set bit 4 only} • Disable: Port[BA+2]:=Port[BA+2] and $EF; {Reset bit 4 only} P&I Ch5-Digi In/Out 20 10
  11. 5.1. parallel interface: 5.1.3. centronics port Mode 1: enhanced parallel port - epP • Xircom, 1992, Hi speed - 2 MB/s (DMA, 1 ISA bus cycle), bi-directional port, ghÐp nèi víi Ext HDD, Local Network... Base Addr 378h hoÆc 278h • 8 Registers:, cã t−¬ng thÝch víi SPP, • Offset 0: SPP data , R/W data lines, w/o HSK • Offset 1: SPP status, Read (b3..b7), b0 timeout • Offset 2: SPP control, R/W 4bit C0..C3, C4: IRQ En, C5: byte dir(ection) - chiÒu sè liÖu • Offset 3: EPP addr, R/W addr cycle w HSK (b¾t tay) • Offset 4: EPP data, R/W data cycle w HSK • Others: may be used for 16/32, port config, user define P&I Ch5-Digi In/Out 21 5.1. parallel interface: 5.1.3. centronics port Mode 2: extended capabilities port - ecp • MS-HP, 1993, 2..5 MB/s (1 ISA bus cycle), bi directional port, Ext HDD, Network... extension sys bus • 16 FIFO byte buffer ®Ó göi/ nhËn, DMA: Mem buffer • Cã thÓ ghÐp nèi víi c¸c ngo¹i vi chËm khi dïng Rdy • M« pháng, t−¬ng thÝch h® cña SPP, EPP mode • R/W: data & commands: • OUT -C1 (HostAck); IN -S7 (Periphiral. Ack). • -C1/ -S7 = 1 (sending data); 0 (command) • Command: b7=1, b0..6: channel addr, b7=0, b0..6 run- length count for data compression mode (®Õm c¸c byte gièng nhau - graphics, hardware) P&I Ch5-Digi In/Out 22 11
  12. 5.1. parallel interface: 5.1.3. centronics port Mode 2: extended capabilities port - ecp • Many chip (SMC's super IO...) hç trî decompress, phÇn mÒm göi ra ph¶i 'compress' • 6 registers: 3 SPP reg vµ 3 ECP reg • Base addr + 400h: data FIFO & Config A-Read only • Base addr + 401h: Config B (interrupt, DMA...) • Base addr + 402h: Extended Control Register P&I Ch5-Digi In/Out 23 5.1. parallel interface: 5.1.3. centronics port Mode 3: ieee 1284 ( epp + ECP ), 1994, upto 5 MB/s • IEEE 1284 standard - document: defines/ describes protocols for Parallel-port Communication. • Include: 1284 port/ 1284 cable/ 1284 Peri. • 5 communication modes: (Register use - Table 11-1 p206, Parallel Port Complete) • Compatibility Mode: Host sends a byte to Peri. (with Busy vµ -Ack) • Nibble Mode: Peri. to Host 4 bit, remainder - HSK • Byte Mode: 8 bit, bi-dir • EPP Mode: 8 bit, bi-dir, hi-speed • ECP Mode: 8 bit, bi-dir: data, addr, compression P&I Ch5-Digi In/Out 24 12
  13. 5.1. parallel interface: 5.1.4. dual ported ram • ĐÓ chuyÓn m¶ng sè liÖu gi÷a 2 hÖ VXL (Master-Slave) víi tèc ®é cao, gÇn, ... (Switching Systems, PLCs, Port Graphics Accelerator...) • SRAM, dung l−îng tõ 1KB ®Õn 64KB • Multiple Reads & Writes ®ång thêi • Dïng c¸c tÝn hiÖu: • 2 x n bit Addr for 2 sides: Left - Right => 2n mem loc. • 2 x 8 [16] bit of Data bit (lines) • C¸c tÝn hiÖu ®iÒu khiÓn (RD, WR, CS) vµ tr¹ng th¸i • C¸c tÝn hiÖu HSK/Arbitor • H·ng: Integrated Device Technology Inc. & Others; chip IDT 7707, 32Kbyte DPR • VÝ dô øng dông: Ghi 32 kªnh ®iÖn tho¹i/fax ®ång thêi 25 P&I Ch5-Digi In/Out H×nh 5.5b. Dual ported Static RAM P&I Ch5-Digi In/Out 26 13
  14. 5.1. parallel interface: 5.1.5. PCmcia/PC Card personal computer memory card international Association, Ver 2.1; pc card standard (5.0) 1996 • Lµ chuÈn cña nhiÒu tæ chøc/ c«ng ty: >500 members • PC card device - credit card size adaptor: nhá, dÔ mang, hot plugability, tin cËy khi m«i tr−êng thay ®æi, 68 pin connector • Devices: Flash, SRAM, modem, LAN (wire & wireless), disk, audio w DSP, GPS... • 16 bit data path (PCMCIA 2.1/ PC Card Standard 5.0) • 3.3 and/or 5 V • Dïng víi nhiÒu lo¹i bus P&I Ch5-Digi In/Out 27 P&I Ch5-Digi In/Out 28 14
  15. 5.1. parallel interface: 5.1.5. PCmcia • KiÕn tróc ph©n nhiÒu tÇng ®Ó ®¶m b¶o tÝnh vËn hµnh ®éc lËp víi phÇn cøng: • Socket service: Device driver - system manufacturer • Card service: Device driver (ch−¬ng tr×nh ®iÒu khiÓn) - Operating System Vendor • Client Drivers/ Client Enablers, Device Driver t¹o c¸c y/c tíi hÖ thèng: do h·ng chÕ t¹o Card cÊp • Enablers/ Point Enablers: Driver chuyªn ®Ó th«ng tin trùc tiÕp Host Adaptor P&I Ch5-Digi In/Out 29 5.1. parallel interface: 5.1.5. PCmcia PC Card Standard - CardBus: • 32 bit transfer • Based PCI specification • 33MHz/ 132 MB/s • BusMasster support • Compatible w 16 bit card P&I Ch5-Digi In/Out 30 15
  16. 5.1. Parallel interface: 5.1.6. LED Interface a. Khái niệm: LED? Light Emitting Diode • Color: – Red, Green, Yellow, – Amber, R+G – Infra Red, UV – LASER: Light Amplification by Stimulated Emission of Radiation – Blue, Cyan ... • Symbol & characteristics H×nh 5.7a. LED P&I Ch5-Digi In/Out 31 5.1. Parallel interface: 5.1.6. LED Interface • Package and Applications: – Single point, status of devices – 7 segment/ 16 segment, Arabian digit, char – Matrix 8x8 / 16 x 16, character box, graphics modules • Độ sáng: Indoor, Outdoor (super light) and semi outdoor. Độ sáng phụ thuộc vào từng loại pha tạp, từ 150mcd (normal) đến 7000mcd (super light) • Đặc tính LED: là diode phân cực thuận, tùy pha tạp => cho nhiều mầu khác nhau và điện áp thuận từ 1.5V..2.1V và 3.2.. 3.5V. • TriColor: Red – Green – Blue => PWM driving => Full color 16,7M colors (3 byte) In/Out P&I Ch5-Digi 32 16
  17. H 5.7b. An example of LED’s characteristics (Amber33 P&I Ch5-Digi In/Out ) • Tính toán mạch điều khiển LEDs: – LED sáng tĩnh – sáng liên tục – Static Mode: • Chọn độ sáng tương đối; • Tra bảng =>dòng điện thuận I, từ 10 đến 20mA (đồ thị A, hình 5.7b); • Tra bảng => điện áp thuận U, từ 1.6 đến 3.4V (đồ thị B, hình 5.7b); • Tính R1 = (Vcc – U)/I. • Ví dụ: Vcc=5V, chọn RLI = 2 => IF=20mA => UF= 2V => R = (Vcc – UF)/20mA = 150 Ohm P&I Ch5-Digi In/Out 34 17
  18. – LED chế độ quét, Scan Mode: ( ) • Mạch điện tử sẽ điều khiển sáng 1 nhóm phần tử trong toàn bộ bảng ở 1 khoảng thời gian (ms), rồi điều khiển nhóm phần tử tiếp theo... cho đến hết vòng. Với điều kiện phải hiện được 50- 120 frames/s. • Tùy thuộc độ sáng và môi trường (in/out door) => thiết kế độ rỗng (duty cycle) của từng phần tử. Thường được chọn: 1, ½, ¼. 1/8 và 1/16 P&I Ch5-Digi In/Out 35 – Tính toán mạch: cũng giống như cách tính mạch sáng tĩnh, thường chọn hệ số sáng tương đối từ 2 đến 5. – Chú ý: • Hệ số rỗng có thể chọn: ½, ¼, 1/8 và 1/16 tùy thuộc độ sáng yêu cầu và dùng LED outdoor • Độ an toàn, tuổi thọ LED, giá trị giới hạn của IF, đến mức nào đó – nói chung, LED không sáng thêm khi IF >50mA • Góc bố trí ngược sáng/thuận sáng • View angle P&I Ch5-Digi In/Out 36 18
  19. 5.1. parallel interface: 5.1.6. led interface • 7406, ULN 2003... Open Collector Inverter Buffer: upto 30V – 50-500mA; • Transistor npn: C945 – khi outport = 1 => LED s¸ng • Transistor pnp: A564, khi outport=0 => LED s¸ng; • Mét sè outport cho phÐp drive trùc tiÕp sink upto 80 mA P&I Ch5-Digi In/Out 37 b. Ghép nối 7 segment LEDs: Mầu gì? Kích thước? CA/CC H×nh 5.7d. S¬ ®å 2 lo¹i LED 7 segment P&I Ch5-Digi In/Out 38 19
  20. Sơ đồ điều khiển 6 x CC 7seg LEDs – hình 5.7e: • Có 6 cathodes và 48 anodes. •Vì đ/k chế độ quét – trong 1 thời điểm chỉ sáng 1 LED (tuân thủ theo ) => giảm thiểu phần cứng, tăng tính mềm dẻo của hiển thị - dùng phần mềm điều khiển, không dùng ICs BCD/7 seg! – 6 anodes a nối chung; 6 anodes b nối chung... 6 anodes pnt nối chung => chỉ có 8 anodes (a..g và pnt) – Muốn sáng số mấy (0, 1, ...9) => gửi mã 7 thanh qua các anodes; – Muốn sáng 1 trong số 6 LED => điều khiển ON cathode LED đó trong 1 thời gian t và là duy nhất.\ –Tính t : theo số LED, số frames/sec (50..60 fps) P&I Ch5-Digi In/Out 39 P&I Ch5-Digi In/Out 40 20
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Giấy phép ICP số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2009-2015 TaiLieu.VN. All rights reserved. TaiLieu.VN hiển thị tốt nhất với trình duyệt Chrome, Firefox, Internet Explorer 8.

Đồng bộ tài khoản