HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
---------------------------------------
Nguyễn Vũ Quang
THIẾT KẾ BỘ ĐIỀU CHẾ - GIẢI ĐIỀU CHẾ QPSK
TRÊN FPGA
Chuyên nghành: Kỹ thuật điện tử
Mã số: 60.52.70
TÓM TẮT LUẬN VĂN THẠC SỸ
HÀ NỘI – 2013
Luận văn được hoàn thành tại:
HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG
Người hướng dẫn khoa học: TS. NGUYỄN NGỌC MINH
Phản biện 1: PGS. TS. ĐÀO TUẤN
Phản biện 2: TS. LÊ CHÍ QUỲNH
Luận văn được bảo vệ trước Hội đồng chấm luận văn thạc sĩ tại
Học viện Công nghệ Bưu chính Viễn thông
Vào lúc: 11 giờ 15 ngày 11 tháng 5 năm 2013
Có thể tìm hiểu luận văn tại:
- Thư viện của Học viện Công nghệ Bưu chính Viễn thông
1
MỞ ĐẦU
Hiện nay, việc mềm hóa các dạng điều chế, thực hiện các
thiết kế vô tuyến bằng cấu hình mềm đang phát triển mạnh,
đem lại khả năng thích ứng cao và có thế tái sử dụng, cấu hình
lại theo yêu cầu. Trên thế giới xu hướng sử dụng phần mềm để
định nghĩa phần cứng và thực hiện trên chíp trắng đã được sử
dụng rộng rãi, các thiết bị hiện đại đều sử dụng công nghệ này
thay thế dần công nghệ chíp chuyên dụng như trước đây.
Việc mềm hóa các phần cứng mang lại nhiều hiệu quả
thiết thực. Giảm thiểu độ rủi ro so với khi thiết kế hoàn toàn
bằng phần cứng. Điều quan trọng là có thể thiết kế một lần và
dùng lại, có phần mềm hỗ trợ mô phỏng trước khi thực hiện
trên phần cứng. Đó là những lợi ích mà phương pháp thiết kế
mới mang lại.
Một vấn đề quan trọng trong thiết bị thông tin vô tuyến
dựa trên công nghệ xử lý tín hiệu số đó là các phương thức điều
chế, giải điều chế tín hiệu cùng với các giải pháp, thuật toán
thực hiện. Với ưu điểm vượt trội của công nghệ FPGA và ngôn
ngữ mô tả phần cứng (VHDL), tôi đã chọn đề tài luận văn là:
“Thiết kế bộ điều chế - giải điều chế QPSK trên FPGA”.
2. Mục đích nghiên cứu
Mục đích của đề tài là nghiên cứu kỹ thuật điều chế và
giải điều chế tín hiệu, ứng dụng thuật toán xử lý tín hiệu số thiết
kế bộ điều chế tín hiệu QPSK và bộ giải điều chế QPSK trên
công nghệ chíp trắng lập trình được (FPGA) sử dụng ngôn ngữ
mô tả phần cứng (VHDL).
Luận văn được chia làm 3 chương:
Chương 1 Tổng quan
Trình bày tổng quan, ngắn gọn về lý thuyết điều chế giải
điều chế tín hiệu, các loại điều chế cơ bản. Nghiên cứu kỹ thuật
điều chế và giải điều chế QPSK, kỹ thuật tổng hợp tần số trực
2
tiếp DDS và thuật toán CORDIC để thiết kế bộ tổng hợp số trực
tiếp DDS.
Chương 2 Thiết kế và thực hiện bộ điều chế và giải điều chế
QPSK trên FPGA
Ứng dụng thuật toán Cordic trong thiết kế bộ tổng hợp
tần số trực tiếp DDS trên FPGA, thực hiện thiết kế bộ điều chế,
giải điều chế QPSK trên FPGA, các mô đun trong thiết kế được
lập trình bằng ngôn ngữ mô tả phần cứng VHDL. Các kết quả
thiết kế được mô phỏng trên phần mềm ModelSim và thử
nghiệm trên phần cứng.
Chương 3 Kết quả và nhận xét
Thực thi trên phần cứng và so sánh kết quả thực tế với
kết quả mô phỏng.
3
Chương 1 - TỔNG QUAN
1.1 Lý thuyết điều chế và giải điều chế tín hiệu
1.1.1 Các tín hiệu điều chế và sóng mang vô tuyến
Một khối k bit từ chuỗi
na
có thể được biểu diễn
bằng một trong M = 2k trạng thái có thể có của tín hiệu băng
gốc. Các trạng thái của tín hiệu băng gốc và tín hiệu RF còn có
thể được biểu diễn ở dạng tổng quát hơn dưới dạng các tín
hiệu ui(t) và si(t) tương ứng. Các tín hiệu này không nhất thiết
phải không thay đổi trong thời gian tồn tại của 1 bit. Điều này
có nghĩa là việc điều chế số đơn giản chỉ là việc xử lý lựa chọn
một trong M = 2k tín hiệu băng gốc hoặc tín hiệu RF có thể có
và gán tín hiệu náy cho một khối k bit.
1.1.2 Điều chế băng gốc
Một tín hiệu NRZ (không trở về 0) là tín hiệu luôn giữ ở
một giá trị không đổi khác 0 trong suốt thời gian tồn tại của một
bit (Tbit). Ngược lại là một tín hiệu RZ (trở về 0), đó là tín hiệu
chỉ có giá trị khác 0 trong một phần của Tbit, ví dụ Tbit/2 và quay
về 0 trong thời gian còn lại. Tín hiệu có thể là đơn cực hoặc
lưỡng cực. Nếu đơn cực, một trong hai kí hiệu logic được mô tả
bởi một điện áp hữu hạn (dương hoặc âm) còn trạng thái kia
bằng 0V. Các tín hiệu lưỡng cực biểu diễn hai kí hiệu logic
bằng các điện áp có chiều phân cực ngược nhau.
1.1.3 Mô tả tín hiệu RF
Biểu thức:
( ) 2 / . ( ).cos[2 ( )]
bit bit c
s t E T a t f t t

