zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Kỹ thuật số - Chương 4 Mạch tổ hợp (Combinational Circuits)

Chia sẻ: Phan Văn Đức | Ngày: | Loại File: PPT | Số trang:56

Báo xấu

460
lượt xem 38
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Mạch số thường được chia làm hai loại: mạch tổ hợp (combinational circuit) và mạch tuần tự (sequential circuit). Mạch tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào các mức logic của các ngõ vào tại thời điểm đó. Mạch tổ hợp không có thuộc tính nhớ. Trong mạch tổ hợp không có bất kỳ vòng hồi tiếp nào. Sơ đồ tổng quát:

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Kỹ thuật số - Chương 4 Mạch tổ hợp (Combinational Circuits)

Kỹ Thuật Số 1
Chương 4 Mạch tổ hợp (Combinational Circuits) 2
 Khái niệm về mạch tổ hợp.  Phương pháp phân tích một mạch tổ hợp có sẵn.  Phương pháp thiết kế mạch tổ hợp dùng các cổng logic cơ bản.  Tìm hiểu một số mạch tổ hợp thông dụng.  Phương pháp thiết kế mạch tổ hợp sử dụng các mạch tổ hợp có sẵn 3
4.1 Giới thiệu  Mạch số thường được chia làm hai loại: mạch tổ hợp (combinational circuit) và mạch tuần tự (sequential circuit).  Mạch tổ hợp là mạch mà các ngõ ra chỉ phụ thuộc vào các mức logic của các ngõ vào tại thời điểm đó. Mạch tổ hợp không có thuộc tính nhớ. Trong mạch tổ hợp không có bất kỳ vòng hồi tiếp nào.  Sơ đồ tổng quát: X1 Y1 X2 Maï h toå c Y2 hôïp Xn Ym 4
4.2 Phân tích mạch tổ hợp Đặt vấn đề:  Cho trước một mạch logic và các tín hiệu vào, hãy xác định hàm logic ngõ ra theo các tín hiệu vào đó. Hàm logic ngõ ra có thể được biểu diễn bởi bảng sự thật hoặc các biểu thức logic. Ví dụ minh họa:  Phân tích mạch logic cho ở hình sau: 5
4.2 Phân tích mạch tổ hợp Ví dụ minh họa: Dùng bảng sự thật: thế tổ hợp giá trị của các biến vào, từ đó tính giá trị của hàm. 6
4.2 Phân tích mạch tổ hợp Ví dụ minh họa: Dùng hàm logic: 7
4.3 Thiết kế mạch tổ hợp Đặt vấn đề:  Đây là bài toán ngược với bài toán phân tích, từ mục đích yêu cầu và các biến vào xác định của bài toán, xây dựng một mạch thỏa mãn các yêu cầu đó.  Có hai hướng thiết kế mạch tổ hợp: dựa vào các mạch logic cơ bản hoặc dựa vào các mạch tổ hợp đã có. 8
4.3 Thiết kế mạch tổ hợp Phương pháp thiết kế mạch tổ hợp:  Phát biểu bài toán.  Xác định các ngõ vào và các ngõ ra.  Lập bảng sự thật nêu lên mối quan hệ giữa các ngõ vào và các ngõ ra theo yêu cầu của bài toán.  Xác định hàm logic được đơn giản hóa cho các hàm ngõ ra.  Vẽ sơ đồ logic 9
4.3 Thiết kế mạch tổ hợp Thực hiện hàm logic bằng các mạch logic cơ bản:  Cấu trúc AND-OR: sử dụng khi hàm được biểu diễn dưới dạng tổng các tích. Ví dụ: F = AB + BC + CA  Cấu trúc OR-AND: sử dụng khi hàm được biểu diễn dưới dạng tích các tổng. Ví dụ: F = (A+B) (B+C) (C+A)  Cấu trúc NAND-AND: sử dụng khi hàm được biểu diễn dưới dạng tích các tổng và áp dụng DeMorgan cho từng tích. Ví dụ: F = (A+B) (B+C) (C+A) = (A+B)’’ (B+C)’’ (C+A)’’ = (A’B’)’ (B’C’)’ (C’A’)’ 10
4.3 Thiết kế mạch tổ hợp Thực hiện hàm logic bằng các mạch logic cơ bản:  Cấu trúc NOR-OR: sử dụng khi hàm được biểu diễn dưới dạng tổng các tích và áp dụng DeMorgan cho từng tổng. Ví dụ: F = AB+BC+CA = (AB)’’+ (BC)’’+ (CA)’’ = (A’+B’)’ + (B’+C’)’ + (C’+A’)’  Cấu trúc OR-NAND: sử dụng khi hàm được biểu diễn dưới dạng tổng các tích và áp dụng DeMorgan cho cả hàm. Ví dụ: F = AB + BC + CA = (AB + BC + CA)’’ = {(A’+B’) (B’+C’) (C’+A’)}’ 11
4.3 Thiết kế mạch tổ hợp Thực hiện hàm logic bằng các mạch logic cơ bản:  Cấu trúc NAND-NAND: sử dụng khi hàm được biểu diễn dưới dạng tổng các tích , áp dụng DeMorgan cho cả hàm và không biến đổi. Ví dụ: F = AB + BC + CA = (AB + BC + CA)’’ = {(AB)’ (BC)’ (CA)’}’  Cấu trúc AND-NOR: sử dụng khi hàm được biểu diễn dưới dạng tích các tổng và áp dụng DeMorgan cho cả hàm. Ví dụ: F = (A+B) (B+C) (C+A) = {(A+B) (B+C) (C+A)}’’ = {(A’B’)+(B’C’)+(C’A’)}’ 12
4.3 Thiết kế mạch tổ hợp Thực hiện hàm logic bằng các mạch logic cơ bản:  Cấu trúc NOR-NOR: sử dụng khi hàm được biểu diễn dưới dạng tích các tổng và áp dụng DeMorgan cho cả hàm không biến đổi. Ví dụ: F = (A+B).(B+C).(C+A)= {(A+B).(B+C).(C+A)}’’ = {(A+B)’+(B+C)’+(C+A)’}’ 13
4.3 Thiết kế mạch tổ hợp Thiết kế mạch nhiều đầu ra: X3X2X1X0 F1 F2 F3  Ví dụ: Thiết kế mạch thực hiện 0000 0 0 0 0001 0 0 0 chức năng của 3 hàm F1, F2 , F3 0010 0 1* 1* 0011 1* 1* 1* cho ở bảng sự thật sau: 0100 1* 0 1* 0101 0 1* 1* 0110 0 0 0 0111 0 0 0 1000 0 0 0 1001 1 0 0 1010 0 1 0 1011 1* 1* 1* 1100 1 0 0 1101 1* 0 1* 1110 0 1 0 1111 0 0 0 14
4.4 Các mạch tổ hợp thông dụng Tên tín hiệu:  Các ngõ vào và ra của mạch logic thường được đặt tên sao cho gợi lên chức năng của từng tín hiệu. Tích cực: (Active)  Tích cực mức cao (active high): khi tín hiệu ở mức cao nó thực hiện đúng hoạt động của tên tín hiệu  Tích cực mức thấp (active low): khi tín hiệu ở mức thấp nó thực hiện đúng hoạt động của tên tín hiệu 15
4.4 Các mạch tổ hợp thông dụng Mạch giải mã (Decoder):  Khái niệm: - Mạch giải mã là mạch có nhiều ngõ vào và nhiều ngõ ra, chuyển đổi các ngõ vào được mã hóa thành các ngõ ra được mã hóa, với mã ngõ vào và mã ngõ ra là khác nhau. Từ mã ngõ vào thường có số bit ít hơn từ mã ngõ ra. - Mạch giải mã là mạch chuyển n bit nhị phân mã vào thành m tín hiệu ra (m
4.4 Các mạch tổ hợp thông dụng Mạch giải mã nhị phân:  Mạch giải mã thông dụng nhất là mạch giải mã từ n sang 2n hay còn gọi là mạch giải mã nhị phân (Binary Decoder)  Mạch có n ngõ vào, 2n ngõ ra và có thể có một số ngõ vào cho phép. Khi tất cả các ngõ vào cho phép đồng thời tích cực thì mạch giải mã được phép hoạt động. Khi đó chỉ tồn tại 1 trong số 2n ngõ ra là tích cực. Ngõ ra tích cực là ngõ ra có chỉ số được xác định bởi tổ hợp nhị phân của các ngõ vào. 17
4.4 Các mạch tổ hợp thông dụng Mạch giải mã nhị phân: Ví dụ: Mạch giải mã 2→4, ngõ ra tích cực mức cao Sơ đồ khối: Bảng sự thật: B A Y3 Y2 Y1 Y0 A Y0 0 0 0 0 0 1 B Y1 0 1 0 0 1 0 Y2 Y3 1 0 0 1 0 0 1 1 1 0 0 0 Các hàm ngõ ra: Sơ đồ mạch: B A Y0 = BA Y1 = BA Y0 Y1 Y2 = BA Y2 Y 3 = BA Y3 18
4.4 Các mạch tổ hợp thông dụng Mạch giải mã nhị phân: Ví dụ: Mạch giải mã 2→4, ngõ ra tích cực mức thấp, có một ngõ vào cho phép tích cực mức thấp. Sơ đồ khối: A Y0 A Y0 B Y1 B Y1 Y2 Y2 G Y3 G Y3 Bảng sự thật: 19
4.4 Các mạch tổ hợp thông dụng Mạch giải mã nhị phân:  Giới thiệu vi mạch: 2 4 1 15 23 1 3 A Y0 5 A Y0 A Y0 B Y1 2 14 22 2 6 B Y1 21 B Y1 3 Y2 3 13 C Y2 1 7 C Y2 20 4 G Y3 12 D Y3 6 Y3 11 5 74LS139 18 Y4 6 4 G1 Y4 10 19 G1 Y5 7 5 G2A Y5 9 G2 Y6 14 12 G2B Y6 8 13 A Y0 11 7 Y7 Y7 9 B Y1 10 Y8 10 15 Y2 9 74LS138 Y9 11 G Y3 Y10 13 74LS139 Y11 14 Y12 15 Y13 16 Y14 17 Y15 74LS154 20

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2431 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.