intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Bài giảng Thiết kế hệ thống cơ điện tử: Chương 5 - Chất lượng hệ thống cơ điện tử

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:22

13
lượt xem
4
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Thiết kế hệ thống cơ điện tử: Chương 5 - Chất lượng hệ thống cơ điện tử" trình bày các nội dung chính sau đây: Chỉ tiêu chất lượng hệ thống; Sai số xác lập; Đáp ứng quá độ; Quan hệ tần số với chất lượng hệ thống trong miền thời gian. Mời các bạn cùng tham khảo nội dung bài giảng!

Chủ đề:
Lưu

Nội dung Text: Bài giảng Thiết kế hệ thống cơ điện tử: Chương 5 - Chất lượng hệ thống cơ điện tử

  1. ME3081: Mechatronic System Design Lecturer: PhD. Dang Thai Viet Mechatronic Department, School of Mechanical Engineering, HUST Viet.dangthai@hust.edu.vn 2
  2. Chương 5. Chất lượng hệ thống Cơ điện tử ME3081: Mechatronic System Design Mục 1. Chỉ tiêu chất lượng hệ thống Mục 2. Sai số xác lập Mục 3. Đáp ứng quá độ Mục 4. Quan hệ tần số với chất lượng hệ thống trong miền thời gian 3
  3. 5.1. Chỉ tiêu chất lượng hệ thống (1) ❑ Chất lượng hệ thống • Ổn định là điều kiện cần của một hệ thống. Một hệ thống ổn định chưa đủ chính xác hay quá trình quá độ dài hạn. • Cần khảo sát quá trình điều khiển hệ thống, dùng các tín hiệu thường gặp (phổ biến) hoặc dạng tác động hiếm gặp (đột biến) • Các tín hiệu phổ biến dạng bậc thang đơn vị, dạng hàm tăng dần đều hay sóng điều hòa. 4
  4. 5.1. Chỉ tiêu chất lượng hệ thống (2) Hình 5.1. Quá trình quá độ và xác lập của hệ thống theo thời gian thực 5
  5. 5.1. Chỉ tiêu chất lượng hệ thống (3) ❑ Độ vọt điều chỉnh (overshoot) • Là hiện tượng đáp ứng của hệ vượt quá giá trị xác lập cmax − c xl POT = 100% c xl Hình 5.2. Chỉ tiêu chất lượng overshoot 6
  6. 5.1. Chỉ tiêu chất lượng hệ thống (4) ❑ Thời gian quá độ (Setting time) • Thời gian cần thiết để sai lệch giữa đáp ứng hệ thống và giá trị xác lập của nó không vượt quá %  2% hoặc 5% (đạt trạng thái xác lập) ❑ Thời gian lên (Rise Time) • Thời gian cần thiết để đáp ứng hệ thống tăng từ 10% đến 90% giá trị xác lập của nó. Hệ số nói lên khả năng kích gia tăng của hệ thống theo t. a. tqd thời gian quá độ b. tr thời gian tăng Hình 5.3. Chỉ tiêu chất lượng setting time và rise time 7
  7. 5.1. Chỉ tiêu chất lượng hệ thống (5) ❑ Thời gian trễ (Delay Time): • Được xác định tại thời điểm đạt 50% giá trị xác lập. Thông số nói đến khả năng đáp ứng của hệ thống khi làm việc. ❑ Sai số xác lập (steady state error) • Sai số là sai lệch giữa tín hiệu đặt và tín hiệu hồi tiếp: e(t ) = r (t ) − cht (t )  E (s ) = R(s ) − Cht (s ) 8
  8. 5.1. Chỉ tiêu chất lượng hệ thống (6) Hình 5.4. Sai số xác lập • Sai số xác lập là sai số của hệ thống khi thời gian tiến tới vô cùng exl = lim e(t )  exl = lim sE (s ) t → s →0 9
  9. 5.2. Sai số xác lập (1) • Các tín hiệu thử đầu vào được sử dụng để thiết kế và phân tích sai số xác lập ❑ Hàm chuẩn đầu vào là hàm nấc a) G(s)H(s) không có khâu tích phân b) G(s)H(s) có khâu tích phân Hình 5.5. Sai số xác lập khi hàm đầu vào là hàm nấc • Tín hiệu đầu vào: với 10
  10. 5.2. Sai số xác lập (2) ❑ Hàm chuẩn đầu vào là hàm dốc a) Không có khâu tích phân b) Một khâu tích phân c) Hơn một khâu tích phân Hình 5.6. Sai số xác lập khi hàm đầu vào là hàm dốc • Tín hiệu đầu vào: với 11
  11. 5.2. Sai số xác lập (3) ❑ Hàm chuẩn đầu vào là hàm parabol a) Ít hơn 2 khâu tích phân b) Hai khâu tích phân c) Hơn hai khâu tích phân Hình 5.7. Sai số xác lập khi hàm đầu vào là hàm parabol • Tín hiệu đầu vào: với 12
  12. 5.2. Sai số xác lập (4) ❑ Mối liên hệ giữa số khâu tích phân trong hàm truyền hệ hở và sai số xác lập • Phụ thuộc vào số khâu tích phân lý tưởng trong hàm truyền hệ hở mà các hệ số Kp, KI và KD như sau: Bảng 5.1. Quan hệ của số khâu tích phân tới sai số xác lập hệ thống • Hàm nấc, exl bằng 0 khi hàm truyền hệ hở có ít nhất 1 khâu tích phân lý tưởng • Hàm dốc, exl bằng 0 khi hàm truyền hệ hở có ít nhất 2 khâu tích phân lý tưởng • Hàm parabol, exl bằng 0 khi hàm truyền hệ hở có ít nhất 3 khâu tích phân lý tưởng 13
  13. 5.2. Sai số xác lập (5) ❑ Thành phần cơ bản của hệ thống Cơ điện tử Bảng 5.2. Các dạng tín hiệu cơ bản trong hệ thống Cơ điện tử Tín hiệu Chức năng Biểu diễn Các giá trị đặt cung cấp đầu vào cho Giá trị đặt r(t) bộ điều khiển r(t) Tín hiệu đầu vào được tạo ra từ bộ Tín hiệu điều khiển u(t) điều khiển cung cấp cho hệ thống Đáp ứng đầu ra của hệ thống khi nhận Đáp ứng đầu ra y(t) các tín hiệu đầu vào điều khiển u(t) Nhiễu do bản thân các thiết bị, phép Tín hiệu nhiễu đo và do tác động của các yếu tố môi d(t), (t) trường làm việc lên hệ thống 14
  14. 2.2. Sai số xác lập (6) • Một hệ thống điều khiển hay cơ điện tử thông thường bao gồm 4 thành phần cơ bản, và các dạng tín hiệu phổ biến như hình 5.8. Hình 5.8. Sơ đồ khối tổng quát hệ thống Cơ điện tử 15
  15. 5.3. Đáp ứng quá độ (1) ❑ Hệ quán tính bậc 1 Đáp ứng quá độ 16
  16. 5.3. Đáp ứng quá độ (2) a) Giản đồ cực-zero b) Đáp ứng quá độ với độ vọt lố  0. Hình 5.9. Đáp ứng quá độ hệ quán tính bậc 1 17
  17. 5.3. Đáp ứng quá độ (3) ❑ Hệ dao động bậc 2 • Đáp ứng quá độ 18
  18. 5.3. Đáp ứng quá độ (4) a) Giản đồ cực-zero b) Đáp ứng quá độ có dạng dao động giảm dần và tồn tại độ vọt lố Hình 5.10. Đáp ứng quá độ hệ quán tính bậc 2 19
  19. 5.3. Đáp ứng quá độ (5) ❑ Hệ sóng bậc cao a) Giản đồ cực-zero với số bộ tích phân lý tưởng lớn hơn 2 b) Hệ bậc cao có thể xấp xỉ về các hệ bậc 2 do các nghiệm cực quyết định Hình 5.11. Đáp ứng quá độ hệ quán tính bậc lớn hơn 2 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2