zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Khoa Học Tự Nhiên

Giáo trình hình thành cầu tạo căn bản của JFET với tín hiệu xoay chiều và mạch tương đương với tín hiệu nhỏ p1

Chia sẻ: Fewte Dsafw | Ngày: | Loại File: PDF | Số trang:5

Báo xấu

139
lượt xem 17
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số. 250 450 ID VGS = 0 VGS = -1V ID giảm,Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current)

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình hình thành cầu tạo căn bản của JFET với tín hiệu xoay chiều và mạch tương đương với tín hiệu nhỏ p1

Giáo trình hình thành cầu tạo căn bản của JFET với tín hiệu xoay chiều và mạch tương đương với iện Tử Giáo trình Linh Kiện Đ tín V = V − 0,63V với VP là điện thế nghẽn ở nhiệt độ bình thường. hiệu nhỏ GS P Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng ID theo nhiệt độ khi VGS làm thông số. 250 450 ID VGS = 0 ID g i ả m VGS = -1V |VGS| = |VP|-0,63V ID tăng VDS 0 Hình 18 ID ID VGS = -0V 0 0 0 -55 C 25 C +150 C VGS = -1V IDSS |VGS| = |VP|-0,63V (VDS cố định) -100 -50 0 50 100 0 t0C VGS(off VGS 150 |VGS| = |VP|-0,63V Hình 19 Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng IGSS (gate leakage current). Dòng IGSS được nhà sản xuất cho biết. dòng rỉ IGSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng IGSS tăng gấp đôi khi nhiệt độ tăng lên 100C. Trang 101 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử ( t − 25 ) I GSS (t 0C ) = I GSS (250 C )2 10 D IGSS G VDS = 0V S VGG Hình 20 V. MOSFET LOẠI HIẾM (DEPLETION MOSFET: DE MOSFET) Ta thấy rằng khi áp một điện thế âm vào JFET kênh N thì vùng hiếm rộng ra. Sự gia tăng của vùng hiếm làm cho thông lộ hẹp lại và điện trở của thông lộ tăng lên. Kết quả sau cùng là tạo ra dòng điện ID nhỏ hơn IDSS. Bây giờ, nếu ta áp điện thế dương VGS vào JFET kênh N thì vùng hiếm sẽ hẹp lại (do phân cực thuận cổng nguồn), thông lộ rộng ra và điện trở thông lộ giảm xuống, kết quả là dòng điện ID sẽ lớn hơn IDSS. Trong các ứng dụng thông thường, người ta đều phân cực nghịch nối cổng nguồn (VGS âm đối với JFET kênh N và dương đối với JFET kênh P) và được gọi là điều hành theo kiểu hiếm. JFET cũng có thể điều hành theo kiểu tăng (VGS dương đối với JFET kênh N và âm đối với JFET kênh P) nhưng ít khi được ứng dụng, vì mục đích của JFET là tổng trở vào lớn, nghĩa là dòng điện IG ở cực cổng - nguồn trong JFET sẽ làm giảm tổng trở vào, do đó thông thường người ta giới hạn trị số phân cực thuận của nối cổng - nguồn tối đa là 0,2V (trị số danh định là 0,5V). Trang 102 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Phân cực kiểu Phân cực kiểu tăng h iế m D IGSS + G (Tối đa 0,2V) VDS + - VGS S - + - - + VGG VDD JFET kênh N ID ID Điều hành VGS = 0,2V kiểu tăng IDSS VGS = 0V Điều hành VGS = -1V kiểu hiếm VGS = -2V VGS = -3V VGS VDS -4V 0 0,2V 0 Hình 21 ID Phân cực kiểu Phân cực kiểu tăng h iế m D - G (Tối đa 0,2V) VDS + + VGS S - - + VGG + VGG VDD - Hình 22 Tuy JFET có tổng trở vào khá lớn nhưng cũng còn khá nhỏ so với đèn chân không. Để tăng tổng trở vào, người ta đã tạo một loại transistor trường khác sao cho cực cổng cách điện hẳn cực nguồn. Lớp cách điện là Oxyt bán dẫn SiO2 nên transistor được gọi là MOSFET. Ta phân biệt hai loại MOSFET: MOSFET loại hiếm và MOSFET loại tăng. Hình sau đây mô tả cấu tạo căn bản MOSFET loại hiếm (DE - MOSFET) kênh N và kênh P. Trang 103 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Kênh n- Ký hiệu n+ n+ D Thân nối với Thân p- nguồn G DE-MOSFET kênh N S Hình 23 D Nguồn Cổng Thoát Tiếp xúc kim loại S G D Thân U G SiO2 S Kênh p- Ký hiệu p+ p+ D Thân nối với Thân n- nguồn G DE-MOSFET kênh P S Hình 24 Trang 104 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử Chú ý rằng DE - MOSFET có 4 cực: cực thoát D, cực nguồn S, cực cổng G và thân U (subtrate). Trong các ứng dụng thông thường, thân U được nối với nguồn S. Để DE-MOSFET hoạt động, người ta áp một nguồn điện VDD vào cực thoát và cực nguồn (cực dương của nguồn điện nối với cực thoát D và cực âm nối với cực nguồn S trong DE-MOSFET kênh N và ngược lại trong DE-MOSFET kênh P). Điện thế VGS giữa cực cổng và cực nguồn có thể âm (DE-MOSFET kênh N điều hành theo kiểu hiếm) hoặc dương (DE-MOSFET kênh N điều hành theo kiểu tăng) - VDD + + VGG - S G D SiO2 Điều hành Kênh n- theo n+ n+ kiểu hiếm Thân p- Tiếp xúc kim Vùng hiếm do cổng âm đẩy các điện tử loại cực cổng và thoát dương hút các điện tử về nó Vùng hiếm giữa phân cực nghịch p- n+ Kênh n- và vùng thoát n+ thoát Thân p- Hình 25 Trang 105 Biên soạn: Trương Văn Tám

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.