Luận văn Thạc sĩ Kỹ thuật: Nghiên cứu công nghệ FPGA và thiết kế modul thực hành FPGA để phục vụ công tác giảng dạy tại trường Cao đẳng Công nghiệp Hà Nội

Chia sẻ: Sơ Dương | Ngày: | Loại File: PDF | Số trang:93

Thêm vào BST

Báo xấu

28
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Đề tài "Nghiên cứu công nghệ FPGA và thiết kế modul thực hành FPGA để phục vụ công tác giảng dạy tại trường Cao đẳng Công nghiệp Hà Nội" có cấu trúc gồm 3 chương trình bày tổng quan về mạch logic lập trình được và công nghệ FPGA, ngôn ngữ mô tả phần cứng VHDL, thiết kế modul thực hành FPGA sử dụng FPGA XC2S100 của Xilinx.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Luận văn Thạc sĩ Kỹ thuật: Nghiên cứu công nghệ FPGA và thiết kế modul thực hành FPGA để phục vụ công tác giảng dạy tại trường Cao đẳng Công nghiệp Hà Nội

-1- Lêi cam ®oan T«i xin cam ®oan b¶n luËn v¨n nµy lµ kÕt qu¶ nghiªn cøu cña b¶n th©n díi sù híng dÉn cña TS. §Æng V¨n ChuyÕt. NÕu cã g× sai ph¹m, t«i xin chÞu hoµn toµn tr¸ch nhiÖm. Ngêi lµm cam ®oan NguyÔn ViÕt TuyÕn NguyÔn ViÕt TuyÕn XLTT – TT 2003
-2- Môc lôc Trang Lêi cam ®oan.............................................................................................. 1 Môc lôc ......................................................................................................... 2 Danh môc c¸c ký hiÖu, c¸c ch÷ viÕt t¾t .................................... 5 Danh môc c¸c h×nh vÏ .......................................................................... 6 Lêi nãi ®Çu .................................................................................................. 7 Ch¬ng 1:Tæng quan vÒ m¹ch logic lËp tr×nh ®îc ............... 9 1.1. LÞCH Sö PH¸T TRIÓN CñA VI M¹CH Sè LËP TR×NH . ................... 9 1.2. CÊu tróc cña thiÕt bÞ logic cã thÓ lËp tr×nh ®îc (Programmable Logic Architecture: PLA) .............................. 12 1.3. Nh÷ng u thÕ cña thiÕt kÕ ®îc trî gióp cña m¸y tÝnh vµ logic cã thÓ lËp tr×nh (Computer-Aided Design and Programmable Logic) ............................................................... 15 1.4. D·y c¸c cæng logic lËp tr×nh ®îc theo trêng (FPGA: Field Programmable Gate Array) ................................. 18 1.4.1. Giíi thiÖu ....................................................................................... 18 1.4.2. CÊu tróc cña FPGA. ....................................................................... 18 1.4.3. C¸c kªnh kÕt nèi ............................................................................ 28 1.4.4. M¹ng kÕt nèi tæng thÓ vµ c¸c bé ®Öm ........................................... 31 Ch¬ng 2: Ng«n ng÷ m« t¶ phÇn cøng VHDL (Very High Speed Intergrated Circuit Hardware Description Language) ................................................................................................. 33 2.1. Më ®Çu .................................................................................................. 33 2.1.1. Giíi thiÖu ....................................................................................... 33 2.1.2 C¸c thuËt ng÷ cña VHDL ............................................................... 36 2.2. CÊu tróc cña mét ch¬ng tr×nh VHDL ............................... 37 2.3. C¸c ®¬n vÞ thiÕt kÕ trong VHDL ............................................. 38 NguyÔn ViÕt TuyÕn XLTT – TT 2003
-3- 2.3.1.Gãi (Package) ................................................................................. 38 2.3.2. Thùc thÓ (Entity) ........................................................................... 40 2.3.3.KiÕn tróc (Architecture) ................................................................. 40 2.3.4.CÊu h×nh (Configuration) ...............................................................42 2.4. C¸c kiÓu d÷ liÖu trong VHDL ................................................... 43 2.4.1. C¸c ®èi tîng d÷ liÖu..................................................................... 43 2.4.2. C¸c kiÓu d÷ liÖu ............................................................................. 45 2.5. To¸n tö vµ biÓu thøc .................................................................... 45 2.5.1. C¸c to¸n tö. .................................................................................... 46 2.5.2. C¸c to¸n h¹ng ................................................................................ 46 2.6. C¸c lÖnh tuÇn tù trong VHDL ................................................. 47 2.6.1.C©u lÖnh g¸n biÕn. .......................................................................... 47 2.6.2.C©u lÖnh g¸n tÝn hiÖu. ..................................................................... 47 2.6.3. C©u lÖnh if ..................................................................................... 48 2.6.4. C©u lÖnh Case ................................................................................ 48 2.6.5. C¸c lÖnh vßng lÆp .......................................................................... 49 2.6.6. C©u lÖnh Null ................................................................................. 50 2.7. C¸c lÖnh song song trong VHDL ........................................... 51 2.7.1. C¸c qu¸ tr×nh Process. ................................................................... 51 2.7.2. C¸c phÐp g¸n tÝn hiÖu song song ................................................... 52 2.7.3. PhÐp g¸n tÝn hiÖu cã ®iÒu kiÖn ...................................................... 53 2.7.4. PhÐp g¸n theo lùa chän .................................................................. 55 2.7.5. Khèi ............................................................................................... 56 2.7.6. Gäi ch¬ng tr×nh con song song.................................................... 57 2.7. Ch¬ng tr×nh con .......................................................................... 58 Ch¬ng 3: ThiÕt kÕ modul Thùc hµnh FPGA sö dông FPGA XC2S100-5PQ144C cña Xilinx................................................................ 60 3.1. Tr×nh tù thiÕt kÕ víi FPGA ......................................................... 60 3.2. ThiÕt kÕ modul thùc hµnh FPGA ............................................ 61 3.2.1. Môc ®Ých vµ yªu cÇu cña modul .................................................... 61 3.2.2. S¬ ®å khèi vµ ®Æc ®iÓm cña c¸c khèi ............................................ 62 NguyÔn ViÕt TuyÕn XLTT – TT 2003
-4- 3.2.3. Nh÷ng c«ng cô sö dông khi thiÕt kÕ modul. ................................64 3.2.4. ThiÕt kÕ c¸c khèi chøc n¨ng cña modul ........................................ 65 3.3.ThiÕt kÕ mÉu m¹ch gi¶i m· bµn phÝm ch¹y thö trªn modul. ......................................................................................................... 73 3.3.1. ThiÕt kÕ ch¬ng tr×nh VHDL ........................................................ 74 3.3.2.Tæng hîp thiÕt kÕ............................................................................ 89 3.3.3. §Æt ch©n cho FPGA ....................................................................... 90 3.3.4.T¹o chuçi bit................................................................................... 90 3.3.5. N¹p FPGA vµ ch¹y thö .................................................................. 91 KÕt luËn ..................................................................................................... 92 Tµi liÖu tham kh¶o ............................................................................... 93 Phô lôc 1: Ch¬ng tr×nh nguån khèi t¹o tÝn hiÖu ®Çu vµo Phô lôc 2: Ch¬ng tr×nh VHDL m« t¶ bé ®Õm NguyÔn ViÕt TuyÕn XLTT – TT 2003
-5- Danh môc c¸c ký hiÖu, c¸c ch÷ viÕt t¾t Ký hiÖu viÕt t¾t TiÕng Anh B 0 IFL Intergrated Fuse Logic MSI Medium Scale Integrated PCB Printed Circuit Board AMD Advance Micro Devices ASIC Application Specific Integrated Circuit AMAZE Automated Map and Zap Equations CPLD Complex Programmable Logic Devices CPLD Complex Programmable Logic Devices CAD Computer Aided Design CLBs Configurable Logic Blocks ERASIC Erasable Application Specific IC FPGA Field Programmable Gate Array GAL Generic Array Logic GSR Global Initialization Signal HDL Hardware Description Languages IOBs Input/Output Blocks LCA Logic Call Array PAL Programmable Array Logic PLA Programmable Logic Device PML Programmable Macro Logic SPLD Simple Programmable Logic Devices SSI Small Scale Integrated CUPL Universal Compiler for Programmable VHDL Very High Speed Intergrated Circuit d i i NguyÔn ViÕt TuyÕn XLTT – TT 2003
-6- Danh môc c¸c h×nh vÏ H×nh Tªn h×nh H×nh1.1 M¹ch PLA H×nh1.2 M¹ch PAL H×nh1.3 M¹ch SPLD H×nh1.4 B¶ng LUT 4 ®Çu vµo H×nh1.5 Qui tr×nh thiÕt kÕ x©y dùng mét m¹ch sè. H×nh1.6 CÊu tróc chung cña FPGA H×nh1.7 Mét CLB ®iÓn h×nh cña FPGA dßng Spartan H×nh1.8 Bé t¹o hµm 5 ®Çu vµo H×nh1.9 S¬ ®å khèi chøc n¨ng cña Flip-Flop trong CLB H×nh1.10 GhÐp nèi c¸c tÝn hÞªu ®iÒu khiÓn H×nh1.11 S¬ ®å khèi cña IOB H×nh1.12 S¬ ®å khèi chøc n¨ng IOB. H×nh 2.1 CÊu tróc chung cña ch¬ng tr×nh VHDL H×nh 2.2 Quan hÖ gi÷a c¸c ®¬n vÞ thiÕt kÕ H×nh 3.1 Tr×nh tù thiÕt kÕ víi FPGA H×nh 3.2 S¬ ®å khèi cña modul H×nh 3.3 Kit XSA- 100 H×nh 3.4 Giao tiÕp gi÷a FPGA vµ m¸y tÝnh th«ng qua cæng LPT H×nh 3.5 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu ®Çu vµo cho m¹ch tæ hîp H×nh 3.6 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu cho khèi gi¶i m· bµn phÝm H×nh 3.7 Giao diÖn ch¬ng tr×nh t¹o tÝn hiÖu ®iÒu khiÓn bé ®Õm H×nh 3.8 S¬ ®å nguyªn lý khèi nguån H×nh 3.9 S¬ ®å nguyªn lý cña nodul H×nh 3.10 H×nh ¶nh thËt cña modul H×nh 3.11 S¬ ®å khèi m¹ch gi¶i m· bµn phÝm H×nh 3.12 Tæng hîp logic H×nh 3.13 S¬ ®å nguyªn lý bé chän tÇn sè H×nh 3.14 §Æt ch©n cho FPGA NguyÔn ViÕt TuyÕn XLTT – TT 2003
-7- Lêi nãi ®Çu Trong nh÷ng n¨m gÇn ®©y c«ng nghÖ ®iÖn tö ®· vµ ®ang ph¸t triÓn nh¶y vät. C¸c lo¹i IC LSI, VLSI víi kh¶ n¨ng tÝch hîp tíi hµng triÖu Transistor ®· ra ®êi víi nhiÒu øng dông kh¸c nhau trong C«ng nghÖ th«ng tin, §iÖn tö viÔn th«ng, Tù ®éng ho¸...kh«ng ngõng ®¸p øng c¸c nhu cÇu cña x· héi. Mét trong nh÷ng c«ng nghÖ míi ®îc ra ®êi, cã thÓ thay thÕ cho c¸c hÖ thèng sè tríc ®©y ®ßi hái rÊt nhiÒu thêi gian vµ chi phÝ cho nghiªn cøu vµ chÕ t¹o, ®ã lµ c«ng nghÖ ASIC (Application Specific Integrated Circuit). DÉn ®Çu trong lÜnh vùc nµy lµ s¶n phÈm FPGA (Field Programmable Gate Array) vµ CPLD (Complex Programmable Logic Devices). Sö dông FPGA hoÆc CPLD cã thÓ tèi thiÓu hãa ®îc nhiÒu c«ng ®o¹n thiÕt kÕ, l¾p r¸p v× hÇu hÕt ®îc thùc hiÖn trªn m¸y tÝnh. C¸c ng«n ng÷ m« pháng phÇn cøng (HDL: Hardware Description Languages) nh ABEL, VHDL, Verilog, Schematic...cho phÐp thiÕt kÕ vµ m« pháng ho¹t ®éng cña m¹ch b»ng ch¬ng tr×nh. C¸c ch¬ng tr×nh m« pháng cho phÐp x¸c ®Þnh lçi thiÕt kÕ mét c¸ch dÔ dµng vµ kÕt qu¶ thùc hiÖn cña ch¬ng tr×nh lµ mét file bit cÊu h×nh (bitstream) ®Ó n¹p (download) vµo FPGA vµ CPLD ®Ó nã ho¹t ®éng gièng nh mét m¹ch logic. C¸c FPGA vµ CPLD víi kh¶ n¨ng tÝch hîp cao tíi hµng triÖu gate vµ cÊu tróc m¹ch tèi u ho¸ mËt ®é tÝch hîp, hiÖu suÊt cao cho phÐp xö lý nhanh sè liÖu, ®é tin cËy vµ chÊt lîng cao, dÔ sö dông do ®ã ®îc øng dông rÊt ®a d¹ng trong nhiÒu lo¹i thiÕt bÞ ®iÖn tö hiÖn nay. Trong khu«n khæ luËn v¨n tèt nghiÖp ®îc sù híng dÉn, gióp ®ì cña TiÕn sü §Æng V¨n ChuyÕt, t«i m¹nh d¹n t×m hiÓu vµ nghiªn cøu c«ng nghÖ NguyÔn ViÕt TuyÕn XLTT – TT 2003
-8- FPGA vµ thiÕt kÕ modul thùc hµnh FPGA ®Ó phôc vô c«ng t¸c gi¶ng d¹y t¹i trêng Cao ®¼ng C«ng nghiÖp Hµ néi Néi dung cña luËn v¨n bao gåm 3 ch¬ng, trong ®ã: Ch¬ng 1: Tæng quan vÒ m¹ch logic lËp tr×nh ®îc vµ c«ng nghÖ FPGA Ch¬ng 2: Ng«n ng÷ m« t¶ phÇn cøng VHDL Ch¬ng 3: ThiÕt kÕ modul thùc hµnh FPGA sö dông FPGA XC2S100 cña Xilinx. Cuèi luËn v¨n lµ 2 phô lôc: Phô lôc 1: Ch¬ng tr×nh nguån bé t¹o tÝn hiÖu ®Çu vµo ®îc viÕt b»ng Visual Basic 6.0. Phô lôc 2: Ch¬ng tr×nh VHDL m« t¶ bé ®Õm. Do thêi gian vµ kh¶ n¨ng cã h¹n nªn luËn v¨n nµy ch¾c cßn thiÕu sãt, t¸c gi¶ rÊt mong nhËn ®îc nh÷ng ý kiÕn ®ãng gãp cña c¸c thÇy gi¸o, c« gi¸o. Hµ néi, ngµy 25 th¸ng 10 n¨m 2005 Ngêi viÕt luËn v¨n NguyÔn ViÕt TuyÕn NguyÔn ViÕt TuyÕn XLTT – TT 2003
-9- Ch¬ng1 Tæng quan vÒ m¹ch logic lËp tr×nh ®îc vµ c«ng nghÖ FPGA 1.1. LÞCH Sö PH¸T TRIÓN CñA VI M¹CH Sè LËP TR×NH . Tríc thêi kú vi m¹ch sè lËp tr×nh PLD (Programmable Logic Device) ra ®êi, thiÕt kÕ logic sè truyÒn thèng th× bao gåm nhiÒu vi m¹ch TTL(Transistor Transistor Logic) lo¹i MSI (Medium Scale Integrated) vµ SSI (Small Scale Integrated) kÕt hîp l¹i ®Ó t¹o ra c¸c hµm logic mong muèn. Nh÷ng nhµ thiÕt kÕ dùa vµo nh÷ng s¸ch tra cøu c¸c vi m¹ch sè ®Ó t×m hiÓu c¸c th«ng sè kü thuËt, sau ®ã míi quyÕt ®Þnh sö dông c¸c vi m¹ch sè cÇn thiÕt cho yªu cÇu thiÕt kÕ cña hä. §iÒu bÊt lîi cña viÖc thiÕt kÕ nµy lµ trong mét board sö dông nhiÒu vi m¹ch, do ®ã khi söa ch÷a gÆp nhiÒu khã kh¨n. Vµo n¨m 1975, c«ng ty SIGNETICS ®· giíi thiÖu vi m¹ch sè lËp tr×nh kh«ng cã bé nhí ®Çu tiªn 82S100 (hiÖn nay lµ PLS100) gäi lµ m¶ng logic lËp tr×nh trêng (Field-Programmable Logic Array) vµ Napoleon Cavlan ®îc coi lµ cha ®Î cña m¹ch logic lËp tr×nh, lóc bÊy giê lµ nhµ qu¶n lý nh÷ng øng dông PLA cña Signetics ®· thùc sù hiÓu r»ng sö dông PLA lµ ph¬ng ph¸p tèt h¬n ®Ó thiÕt kÕ vµ thay ®æi hÖ thèng sè. Trong khi ®ã, c«ng ty Harris ®· sím giíi thiÖu PROM, hä tr×nh bµy triÓn väng cña PROM vµ ®· øng dông vµo trong mét sè m¹ch logic. C«ng ty National Semiconductor ®· chÕ t¹o mÆt n¹ lËp tr×nh cho PLA (Programmable Logic Array), cÊu t¹o cña nã gåm mét m¶ng AND lËp tr×nh kÌm víi m¶ng OR lËp tr×nh, cho phÐp thùc hiÖn tæ hîp tæng c¸c tÝch sè cña NguyÔn ViÕt TuyÕn XLTT – TT 2003
-10- hµm logic tiªu chuÈn. B»ng c¸ch kÕt hîp c«ng nghÖ PROM sö dông nguyªn t¾c cÇu ch× víi kh¸i niÖm PLA, Cavian ®· thuyÕt phôc ®îc c¸c nhµ qu¶n lý c«ng ty Signetics ®Ó ®a dù ¸n PLAvµo s¶n xuÊt. Vi m¹ch PLA ®Çu tiªn 82S100, lµ thµnh viªn ®Çu tiªn cña hä vi m¹ch IFL (Intergrated Fuse Logic) cã h×nh d¹ng 28 ch©n. CÊu tróc cña PLA gåm mét m¶ng AND lËp tr×nh vµ mét m¶ng OR lËp tr×nh, nã cho phÐp thùc hiÖn tæ hîp logic tæng cña c¸c tÝch sè ®¬n gi¶n . Vµo n¨m 1977 Signetics giíi thiÖu hä vi m¹ch FPGA (Field Programmable Gate Array) 82S103. Hä FPGA cã cÊu t¹o mét m¶ng AND ë møc ®¬n víi ngâ vµo lËp tr×nh ®îc vµ cùc tÝnh ngâ ra còng vËy cho phÐp thùc hiÖn c¸c hµm logic c¬ b¶n (AND, OR, NAND, NOR, INVERT), cÊu tróc cña hä FPLS cã chøc c¸c FlipFlop ®Ó thùc hiÖn c¸c tr¹ng th¸i cña hµm tuÇn tù. §ång thêi Signetics còng giíi thiÖu AMAZE (Automated Map and Zap Equations) lµ ch¬ng tr×nh biªn dÞch ®Ó hæ trî cho nh÷ng vi m¹ch cña hä. T¬ng tù, nh÷ng c«ng ty chÕ t¹o PLD kh¸c ®· lÇn lîc giíi thiÖu nh÷ng phÇn mÒm hç trî cña hä. Tuy thÕ, kÜ thuËt logic lËp tr×nh tiÕp tôc c¶i tiÕn vµ nh÷ng vi m¹ch ph¸t triÓn ë giai ®o¹n thø hai ®îc giíi thiÖu vµo n¨m 1983. C«ng ty AMD (Advance Micro Devices) ®· giíi thiÖu PAL22V10 víi nh÷ng ®Æc ®iÓm ®Æc biÖt lµ sù linh ®éng cña nh÷ng cæng PLD ë 10 ngâ vµo. Mçi cæng PLD cã kh¶ n¨ng tæ hîp hoÆc víi thanh ghi ë ngâ ra hoÆc mét ngâ vµo. Cæng ®Öm ngâ ra ba tr¹ng th¸i ®îc ®iÒu khiÓn bëi mét tÝch sè riªng cho phÐp vËn hµnh hai chiÒu. TÊt c¶ thanh ghi ®Òu ®îc reset tù ®éng trong qu¸ tr×nh t¾t hay më vµ mçi thanh ghi cã kh¶ n¨ng “®Æt tríc”, ®ã lµ ®Æc ®iÓm ®Æc biÖt cho viÖc kiÓm tra sau nµy. Víi nh÷ng vi m¹ch míi, ®îc giíi thiÖu thêng xuyªn trªn thÞ trêng ®· dÉn ®Õn viÖc cÇn thiÕt ph¶i cã mét phÇn mÒm hç trî trong qu¸ tr×nh sö dông PLD ®Ó ®¹t hiÖu qu¶ cao. Vµo th¸ng 9/1983, C«ng ty Assisted Technology ®· NguyÔn ViÕt TuyÕn XLTT – TT 2003
-11- ®a ra phiªn b¶n 1.01a cña ch¬ng tr×nh biªn dÞch PLD cã tªn lµ CUPL( Universal Compiler for Programmable). Ch¬ng tr×nh nµy hç trî cho 29 lo¹i vi m¹ch, sù ra ®êi cña CUPL ®· g©y ®îc sù chó ý cña nhiÒu c«ng ty chÕ t¹o. C«ng ty Data I/O, nhµ chÕ t¹o c¸c vi m¹ch lËp tr×nh lín nhÊt trªn thÕ giíi (EPROM, PROM, PLD), ®· quyÕt ®Þnh ph¸t triÓn phÇn mÒm hç trî cho riªng hä. N¨m 1984, Data I/O giíi thiÖu ABEL (Advanced Boolean Expression Language), ®ã lµ ch¬ng tr×nh biªn dÞch PLD cã ®Æc ®iÓm t¬ng tù nh CUPL nhng nã ®îc ®Çu t tiÕp thÞ nªn ®îc c¸c nhµ thiÕt kÕ chÊp nhËn. V× vËy, ABEL ®· sím theo kÞp CUPL trªn thÞ trêng. Th¸ng 7/1984, c«ng ty Altera giíi thiÖu EP300. §ã lµ vi m¹ch sö dông c«ng nghÖ CMOS cña EPROM, nã cã ®Æc tÝnh lµ c«ng suÊt tiªu thô thÊp, cã thÓ xãa ®îc (dïng tia cùc tÝm) cïng mét sè ®Æc tÝnh më réng kh¸c.N¨m 1985, mét hä PLD míi ®îc c«ng ty Lattice Semiconductor giíi thiÖu lµ GAL (Generic Array Logic). Lattice dïng c«ng nghÖ CMOS cña EEPROM, cã c¸c ®Æc tÝnh kü thuËt nh c«ng suÊt thÊp, cã thÓ lËp tr×nh nhiÒu lÇn ( xãa b»ng ®iÖn ¸p víi thêi gian xãa kho¶ng vµi gi©y). Vi m¹ch ®Çu tiªn cña hä GAL ®îc kÝ hiÖu lµ GAL16V8 cã kh¶ n¨ng thay thÕ ho¹t ®éng cña PAL (®èi víi vi m¹ch cïng lo¹i). Vµo n¨m 1985, c«ng ty Xilinx t¹o ra mét hä míi lµ LCA (Logic Call Array). CÊu tróc cña LCA cã 3 ®o¹n: mét ma trËn cña khèi logic ®îc bao quanh lµ khèi vµo ra vµ mét m¹ng ®êng d÷ liÖu nèi gi¸n tiÕp. §Æc biÖt cña LCA lµ PLD ®Çu tiªn sö dông tÕ bµo RAM ®éng cho chøc n¨ng logic. ¦u ®iÓm cña cÊu tróc nµy lµ kh¸ch hµng cã thÓ kiÓm tra ®îc ch¬ng tr×nh cña vi m¹ch, do b¶n chÊt dÔ xãa cña LCA, nªn cÇn ph¶i lu tr÷ cÊu h×nh cña LCA ë bé nhí ngoµi. V× vËy, LCA kh«ng ®îc sö dông ë nh÷ng trêng hîp ®ßi hái sù ho¹t ®éng ngay lËp tøc khi khëi ®éng m¸y. §i kÌm víi LCA lµ ch¬ng tr×nh so¹n th¶o XACT vµ bé m« pháng gióp cho viÖc söa lçi cho nh÷ng thiÕt kÕ trªn LCA ®îc thuËn tiÖn. NguyÔn ViÕt TuyÕn XLTT – TT 2003
-12- N¨m 1985, c«ng ty Signetics víi mét kh¸i niÖm míi lµ PML (Programmable Macro Logic). Vi m¹ch PML ®Çu tiªn cña Signetics PMLS 501, vi m¹ch nµy sö dông c«ng nghÖ lìng cùc, vµ ®îc ®ãng vá 52 ch©n . Vµo n¨m 1986, c«ng ty ExMicroelectronic giíi thiÖu hä ERASIC (Erasable Application Specific 7C) sö dông c«ng nghÖ EEPROM CMOS. Vi m¹ch ®Çu tiªn lµ XL78C00 cã d¹ng 24 ch©n vµ ®iÒu ®Æc biÖt lµ XL78C00 cã thÓ thay thÕ chøc n¨ng cho PAL vµ EPLA cïng lo¹i (kh«ng tÝnh ®Õn tèc ®é), ®i kÌm lµ mét phÇn mÒm hç trî ERASIC. Vµo n¨m 1986, c«ng ty Signetics quyÕt ®Þnh thay ®æi hä IFL thµnh hä PLS (Programmable Logic From Signetics). VÝ dô nh tõ 82S100 thµnh PLS100, tõ 82S157 thµnh PLS157. Sau ®ã 2 n¨m, c«ng ty Actel ®· c¶i tiÕn khuyÕt ®iÓm hä LCA lµ vi m¹ch cã thÓ ho¹t ®éng kh«ng nhÊt thiÕt ph¶i cã bé nhí ngoµi. §ång thêi c«ng ty Gazelle Microcircuit ®· c«ng bè ph¸t minh c«ng nghÖ GaAs (Gallium Arsenide). §Æc ®iÓm cña c«ng nghÖ nµy lµ c¶i tiÕn tèc ®é , c«ng suÊt cña c¸c vi m¹ch trªn nÒn t¶ng lµ c«ng nghÖ silicon, cho phÐp vi m¹ch lµm viÖc víi tèc ®é nhanh h¬n c«ng suÊt tiªu t¸n khi ë møc trung b×nh. 1.2. CÊu tróc cña thiÕt bÞ logic cã thÓ lËp tr×nh ®îc (Programmable Logic Architecture: PLA) CÊu tróc cña mét thiÕt bÞ logic cã thÓ lËp tr×nh ®îc PLA nh (h×nh 1.1), bao gåm nh÷ng côm cæng AND (AND gates), cæng OR (OR gates) vµ c¸c bé ®¶o (Inverters) ®îc kÕt nèi bªn trong th«ng qua c¸c chuyÓn m¹ch cã thÓ lËp tr×nh ®îc (Programable Switch Arrays). Trong PLA c¸c ®Çu vµo vµ ®¶o cña nã ®îc dÉn ®Õn mét d·y AND (AND array) b»ng c¸c d©y nèi ngang. C¸c d©y nèi däc trong d·y AND lµ c¸c ®Çu vµo ®Õn 1 d·y cæng AND. C¸c cæng AND nhËn tÝn hiÖu vµo bëi c¸c d©y ngang vµ däc qua c¸c ®iÓm nèi trong d·y AND. Nh vËy cæng AND bªn tr¸i nhËn gi¸ trÞ A vµ C, cæng AND bªn ph¶i nhËn gi¸ trÞ AB NguyÔn ViÕt TuyÕn XLTT – TT 2003
-13- D·y OR cã chøc n¨ng t¬ng tù víi d·y AND. A B AND arrays C D AC+CD OR arrays ABD+AB H×nh 1.1 : M¹ch PLA C¸c d©y nèi ngang cña d·y OR chøa kÕt qu¶ tõ c¸c cæng AND ®a vµo d·y OR. Chóng ®îc nèi víi c¸c d©y däc lµ ®Çu ra cu¶ c¸c cæng AND vµ ®a vµo ®Çu vµo cña c¸c cæng OR. KÕt qu¶ lµ tæng c¸c tÝch cã thÓ ®îc t¹o ra t¹i tõng ®Çu ra cña PLA. A C¸c nhµ thiÕt kÕ B còng ®· ®a ra mét cÊu C tróc ®¬n gi¶n h¬n gäi lµ D AND arrays logic d·y cã thÓ lËp tr×nh (PAL: Programmable Array Logic). CÊu tróc PAL nh h×nh 1.2. Feedback Terms C¸c m¶ng OR ®îc H×nh 1.2: M¹ch PAL cè ®Þnh bëi c¸c cæng AND gate vµ OR cæng, do ®ã cã thÓ lËp ch¬ng tr×nh ®Ó t¹o thµnh bÊt cø s¶n phÈm logic tæ hîp nµo muèn. Thªm vµo ®ã ®Çu ra håi tiÕp cña PAL vÒ ®Çu vµo d·y AND ®îc sö dông ®Ó x©y dùng c¸c hµm logic. C¸c m¹ch PLA vµ PAL rÊt tèt cho logic tæ hîp. Nhng kh«ng thÓ dïng cho logic tuÇn tù nÕu kh«ng céng thªm c¸c Flip-Flops bªn ngoµi. Khi c¸c NguyÔn ViÕt TuyÕn XLTT – TT 2003
-14- Flip-Flops ®îc ghÐp vµo PAL th× m¹ch ®îc gäi lµ thiÕt bÞ logic gi¶n ®¬n lËp tr×nh ®îc (SPLD: Simple Programmable Logic Devices) nh h×nh vÏ 1.3. A B AND array C D D D Flip - Flops Q Q Multiplexers H×nh 1.3: M¹ch SPLD Trong h×nh vÏ nµy c¸c bé dån kªnh (Multiplexer) ®îc céng víi tõng ®Çu ra ®Ó chän ®Çu ra hoÆc Flip-Flop hoÆc tæ hîp. C¸c Flip-Flop, Multiplexer, cæng AND, cæng OR ®iÒu khiÓn tõng ®Çu ra ®îc hiÓu nh mét tÕ bµo lín (macrocell). C¸c model SPLD cã nhiÒu kiÓu cÊu tróc m¹ch cã thÓ lËp tr×nh ®îc víi nhiÒu ph¬ng ¸n (option) cã thÓ lùa chän nh»m lµm t¨ng lîi Ých cña chip. C¸c m¹ch PLA, PAL, SPLD l¾p ®Æt trªn 1 b¶ng m¹ch in (PCB) vµ kÕt nèi gi÷a chóng víi nhau vµ c¸c linh kiÖn kh¸c. NÕu mét lçi nhá xuÊt hiÖn víi b¶ng m¹ch th× c¸c thiÕt bÞ logic lËp tr×nh ®îc trªn b¶ng m¹ch cã thÓ ph¶i thay thÕ cïng víi c¸c thiÕt bÞ lËp tr×nh l¹i ®îc. Tuy nhiªn c¸c lçi lín chØ cã thÓ ®îc kh¾c phôc b»ng c¸ch thay ®æi tõng bíc kiÓu kÕt nèi c¸c chÝp víi nhau. Tõ vÊn ®Ò ®ã c¸c nhµ thiÕt kÕ ®· kÕt hîp vµi SPLD vµo trong mét IC ®¬n ®Ó t¹o ra c¸c thiÕt bÞ logic phøc hîp lËp tr×nh ®îc (CPLD: Complex Programmable Logic Devices). . NguyÔn ViÕt TuyÕn XLTT – TT 2003
-15- Trong FPGA, khèi x©y A=0 dùng c¬ b¶n cña FPGA lµ B=1 C=1 b¶ng t×m kiÕm (LUT: D=0 Lookup Table). B¶ng LUT 0000 0001 gièng nh mét b¶ng AND cã 0010 thÓ lËp tr×nh ®îc. Khi n¹p 0011 0100 vµo ®Çu vµo c¸c tæ hîp nhÞ 0101 C¸c bÝt nhí 0110 (Memorybits) ph©n, c¸c bÝt nhí chøa trong 0111 1000 bé nhí sÏ ®a ra kÕt qu¶. KÕt 1001 1010 qu¶ sÏ lµ 1 khi tÊt c¶ c¸c ®Çu 1011 vµo cña LUT lµ 1. 1100 1101 Mét b¶ng LUT ®iÓn 1110 1111 h×nh cã chØ 4 ®Çu vµo vµ mét Output = 0 bé nhí nhá chøa 16 bit. Tæ H×nh 1.4: Mét b¶ng LUT 4 ®Çu vµo hîp nhÞ ph©n ®Çu vµo (vÝ dô 0101) sÏ hîp víi ®Þa chØ cña 1 bit nhí riªng vµ t¹o ra gi¸ trÞ ®Çu ra cña nã lµ 0 nh h×nh vÏ 1.4. BÊt cø hµm logic 4 ®Çu vµo nµo ®Òu cã thÓ x©y dùng b»ng c¸ch lËp tr×nh bé nhí LUT víi c¸c bit thÝch hîp. 1.3 Nh÷ng u thÕ cña thiÕt kÕ ®îc trî gióp cña m¸y tÝnh vµ logic cã thÓ lËp tr×nh (Computer-Aided Design and Programmable Logic) Chóng ta cã thÓ x©y dùng c¸c m¹ch sè tíi vµi tr¨m cæng logic dïng c¸c m¹ch tæ hîp cì nhá (SSI: Small-Scale-Integrated) vµ c¸c m¹ch tæ hîp cì võa (MSI: Medium-Scale-Integrated). Tuy nhiªn c¸c IC (Integrated Circuit) ®îc g¾n lªn c¸c b¶ng ch©n c¾m vµ dïng c¸c d©y nèi víi nhau hoÆc sö dông c¸c b¶ng m¹ch m¹ch in (PCB: Printed Circuit Board) ®Ó thùc hiÖn yªu cÇu cña NguyÔn ViÕt TuyÕn XLTT – TT 2003
-16- thiÕt kÕ. Trong nhiÒu trêng hîp cã nh÷ng sai sãt x¶y ra hoÆc mét sè khã kh¨n x¶y ra nh: Tèn nhiÒu thêi gian thiÕt kÕ, l¾p r¸p, c¾t, nèi d©y, xö lý c¸c sai sãt do thiÕt kÕ, l¾p r¸p cã thÓ x¶y ra. C¸c lo¹i IC yªu cÇu còng kh«ng ph¶i khi nµo còng cã s½n hoÆc ®¾t tiÒn. Kh¶ n¨ng më réng, thay ®æi thiÕt kÕ khã vµ phøc t¹p v× ph¶i thay ®æi l¹i tõ ®Çu quy tr×nh thiÕt kÕ. Thªm vµo ®ã cßn cã mét sè vÊn ®Ò liªn quan ®Õn c¸c dông cô, thiÕt bÞ... còng sÏ ¶nh hëng ®Õn thiÕt kÕ vµ thùc hiÖn. §Ó x©y dùng ®îc c¸c m¹ch sè ph¶i b¾t ®Çu víi b¶ng ch©n lý dùa vµo c¸c yªu cÇu kü thuËt ®a ra... vµ cuèi cïng x¸c ®Þnh hiÖu qu¶ cña m¹ch logic. Quy tr×nh thiÕt kÕ mét m¹ch sè bao gåm c¸c bíc nh h×nh 1.5: 1. §a ra c¸c yªu cÇu kü thuËt 2. X¸c ®Þnh c¸c ®Çu vµo, ®Çu ra 3. LËp b¶ng ch©n lý (Truth – Table) 4. ChuyÓn thµnh ph¬ng tr×nh Boolean 5. ThiÕt kÕ dïng c¸c cæng Tù ®éng 6. M« pháng c¸c cæng 7. X©y dùng m¹ch sè 8. Gì rèi m¹ch sè H×nh 1.5: Qui tr×nh thiÕt kÕ x©y dùng mét m¹ch sè. §èi víi c¸c m¹ch tæ hîp ph¶i b¾t ®Çu víi b¶ng ch©n lý, kiÓm tra xem xÐt, hoÆc tèi thiÓu ho¸ ®Ó chuyÓn ho¸ thµnh mét m¹ch logic cã hiÖu qu¶. §èi víi NguyÔn ViÕt TuyÕn XLTT – TT 2003
-17- c¸c m¹ch tuÇn tù cßn bao gåm c¸c th«ng tin tr¹ng th¸i trong. Chóng ta ph¶i lµm c¸c bíc ®Ó t¹o ra b¶ng chuyÓn ®æi tr¹ng th¸i, thùc hiÖn g¸n tr¹ng th¸i. §©y lµ ®iÓm dÔ g©y ra lçi khi thùc hiÖn tÊt c¶ c¸c c«ng viÖc c«ng viÖc mét c¸ch thñ c«ng. C¸c ®éng t¸c m« pháng ho¹t ®éng cña m¹ch l¹i thêng kh«ng ®Çy ®ñ v× vËy cã cã thÓ cã lçi xuÊt hiÖn (cã thÓ trÇm träng) vµ kÕt qu¶ lµ m¹ch ho¹t ®éng kh«ng hoµn thiÖn. C¸c nhµ thiÕt kÕ ®· ®a ra mét thñ tôc hoµn toµn kh¸c khi thiÕt kÕ vµ x©y dùng m¹ch. Hä còng sÏ b¾t ®Çu víi viÖc m« t¶ b»ng b¶ng ch©n lý hoÆc s¬ ®å chuyÓn ®æi tr¹ng th¸i cña mét m¹ch logic. Nhng sau ®ã c¸c chi tiÕt cÇn thiÕt cña m¹ch logic ®Ó x¸c ®Þnh b¶ng ch©n lý ®îc thùc hiÖn bëi mootj ch¬ng tr×nh tæng hîp logic (logic-synthesis program). Ho¹t ®éng cña m¹ch logic nµy ®îc kiÓm tra b»ng ch¬ng tr×nh m« pháng. NÕu m¹ch m« pháng chÝnh x¸c th× c¸c cæng, c¸c d©y nèi ®îc vÏ vµo trong mét IC cã c¸c d·y cæng logic cã thÓ lËp tr×nh . C¸c ch¬ng tr×nh phÇn mÒm (Software Program) quyÕt ®Þnh lµm thÕ nµo ®Ó c¸c cæng trong thiÕt bÞ cã thÓ ®îc kÕt nèi vµ x©y dùng m¹ch logic mong muèn. HiÖn nay c¸c m¸y tÝnh kh«ng cÇn ®¾t tiÒn vµ phÇn mÒm cho phÐp chóng ta thùc hiÖn thiÕt kÕ c¸c m¹ch sè sö dông c¸c ch¬ng tr×nh thiÕt kÕ trî gióp bëi m¸y tÝnh (CAD), lo¹i bá c«ng viÖc vÊt v¶ cùc nhäc tõ viÖc thiÕt kÕ c¸c m¹ch sè. §iÒu nµy cho phÐp chóng ta tËp trung h¬n, quan t©m hoµn toµn ®Õn viÖc t¹o ra c¸c linh kiÖn cho thiÕt kÕ logic. Chóng ta cã thÓ viÕt c¸c ch¬ng tr×nh logic trong ng«n ng÷ m« t¶ phÇn cøng (HDL) sö dông mét bé so¹n th¶o v¨n b¶n Text Editor hoÆc bé vÏ m¹ch sö dïng Schematic Editor. HDL hoÆc Schematic ®îc dÞch bëi ch¬ng tr×nh CAD ®Ó t¹o ra c¸c m¹ch logic chi tiÕt nh»m thùc hiÖn c¸c ho¹t ®éng ®· ®îc x¸c ®Þnh trong ch¬ng tr×nh. Mét ch¬ng tr×nh trong PC m« pháng m¹ch, b¶o ®¶m cho m¹ch ho¹t ®éng chÝnh x¸c. Sau ®ã b¶n thiÕt kÕ ®îc n¹p vµo vi m¹ch sè lËp tr×nh ®îc. Nh vËy sö dông c¸c ch¬ng tr×nh CAD vµ thiÕt bÞ lËp tr×nh ®îc cho phÐp: NguyÔn ViÕt TuyÕn XLTT – TT 2003
-18- X©y dùng thiÕt kÕ nhanh h¬n bëi v× ®· tèi thiÓu hãa c¸c c«ng viÖc nh nèi d©y... Tr¸nh ®îc c¸c lçi l¾p ®Æt. C¸c b¶n thiÕt kÕ ®îc lu gi÷ díi d¹ng Electronics files vµ cã thÓ gäi ra khi nµo cÇn. Cã thÓ thÝ nghiÖm trªn nhiÒu lo¹i chips mµ kh«ng cÇn sù cã mÆt cña chóng bëi mét th viÖn ®Çy ®ñ s½n cã. Tr¸nh hoÆc dÔ dµng söa lçi thiÕt kÕ nÕu cã. Dµnh nhiÒu thêi gian ®Ó thiÕt kÕ c¸c dù ¸n lín h¬n bëi nhiÒu thñ tôc tr×nh tù dµi dßng ®îc thùc hiÖn tù ®éng, nh bíc 4 ®Õn bíc 7 h×nh 1.5. 1.4. D·y c¸c cæng logic lËp tr×nh ®îc theo trêng (FPGA: Field Programmable Gate Array) 1.4.1. Giíi thiÖu FPGA ®· trë thµnh mét phÇn then chèt trong thiÕt kÕ hÖ thèng sè. NhiÒu nhµ cung cÊp ®· ®a ra nhiÒu cÊu tróc vµ quy tr×nh thiÕt kÕ kh¸c nhau. FPGA ngoµi cÊu tróc t¬ng tù nh mét PAL hay c¸c linh kiÖn lËp tr×nh ®îc kh¸c, chóng ®îc cÊu tróc rÊt gièng víi mét gate ASIC, ®iÒu nµy lµm cho FPGA rÊt thÝch hîp ®Ó lµm prototype cho ASIC, hay ë nh÷ng n¬i mµ ASIC ®îc sö dông. VÝ dô, FPGA cã thÓ ®îc dïng trong mét thiÕt kÕ cÇn ®a ra thÞ trêng nhanh chãng kh«ng cÇn quan t©m tíi chi phÝ. Sau ®ã ASIC cã thÓ thay cho FPGA khi lîng s¶n phÈm t¨ng, kÐo theo chi phÝ gi¶m. 1.4.2. CÊu tróc cña FPGA. Mçi nhµ cung cÊp FPGA cã cÊu tróc FPGA riªng, nhng tæng qu¸t chóng lµ biÕn thÓ cña cÊu tróc nh h×nh 1.6. NguyÔn ViÕt TuyÕn XLTT – TT 2003
-19- Configurable Logic Block Blocks Block I/O Blocks Block RAMs H×nh 1.6: CÊu tróc chung cña FPGA §Ó cho thuËn tiÖn, c¸c phÇn sau ®îc tr×nh bµy dùa trªn s¶n phÈm dßng Spartan cña Xilinx FPGA cã hai lo¹i phÇn tö lËp tr×nh ®îc lµ static RAM vµ Anti- fuse. 1.4.2.1. M« t¶ chøc n¨ng logic (Logic Functional Description) FPGA bao gåm 1 m¶ng c¸c CLB ®îc ®Æt trong mét ma trËn cña c¸c kªnh kÕt nèi. §Çu vµo vµ ®Çu ra cña c¸c tÝn hiÖu nhËn ®îc th«ng qua mét sù thiÕt lËp cña c¸c khèi IOB xung quanh CLB vµ c¸c kªnh kÕt nèi. CLBs cung cÊp giao diÖn gi÷a c¸c ch©n vµ c¸c ®êng d©y tÝn hiÖu bªn trong. C¸c kªnh kÕt nèi cung cÊp c¸c ®êng ®i ®Ó kÕt nèi gi÷a c¸c ®Çu vµo vµ ®Çu ra cña c¸c CLB vµ c¸c IOB. Chøc n¨ng cña mçi khèi logic ®îc thùc hiÖn theo yªu cÈu khi ®Æt cÊu h×nh bëi ch¬ng tr×nh c¸c tÕ bµo nhí tÜnh bªn trong. C¸c gi¸ trÞ lu tr÷ trong c¸c tÕ bµo nhí ®ã x¸c ®Þnh c¸c chøc n¨ng logic vµ kÕt nèi víi nhau thùc hiÖn trong FPGA. 1.4.2.2.C¸c khèi logic cã thÓ cÊu h×nh ®îc (CLBs: Configurable Logic Blocks) NguyÔn ViÕt TuyÕn XLTT – TT 2003
-20- C¸c CLB ®îc sö dông ®Ó thùc hiÖn hÇu hÕt c¸c chøc n¨ng logic trong FPGA. Nguyªn t¾c ho¹t ®éng cña c¸c bé phËn cña CLB ®îc tr×nh bµy trong s¬ ®å h×nh 1.7. Cã ba b¶ng Look-up (LUT), ®îc dïng lµm c¸c bé t¹o hµm, hai flip-flop vµ hai nhãm cña tÝn hiÖu ®iÒu khiÓn c¸c bé chän kªnh. G4 G4 SR Logic D Q YQ G3 G3 Function Of CK G2 G2 G1-G4 EC G1 G1 F - LUT SR G Y Logic H1 H1 Function Of H F,H,H1 DIN F F4 F4 SR Logic XQ D Q F3 F3 Function Of F1-F4 CK F2 F2 EC F1 F1 F - LUT X K EC H×nh 1.7: Mét CLB ®iÓn h×nh cña FPGA dßng Spartan II C¸c bé t¹o hµm Hai bé nhí 16x1 cña c¸c b¶ng “look-up” (F-LUT vµ G-LUT) ®îc dïng ®Ó lµm c¸c bé t¹o hµm 4 ®Çu vµo, kh«ng h¹n chÕ viÖc thùc hiÖn c¸c chøc n¨ng logic cña mét vµi hµm Boole, ®éc lËp víi 4 tÝn hiÖu ®Çu vµo (F1-F4 hoÆc G1- G4). Sö dông bé nhí LUT ®é trÔ truyÒn dÉn kh«ng phô thuéc vµ chøc n¨ng mµ nã thùc hiÖn. Mét bé t¹o hµm thø 3 (H-LUT) 3 ®Çu vµo cã thÓ thùc hiÖn vµ chøc n¨ng hµm Boole cña 3 ®Çu vµo. Hai trong 3 ®Çu vµo ®îc ®iÒu khiÓn bëi c¸c bé chän kªnh lËp tr×nh ®îc. C¸c ®Çu vµo ®ã cã thÓ ®îc nèi tõ c¸c ®Çu ra cña F- LUT hoÆc G-LUT hoÆc tõ c¸c ®Çu vµo cña CLB. §Çu vµo thø 3 lu«n ®îc ®a NguyÔn ViÕt TuyÕn XLTT – TT 2003