zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Công Nghệ Thông Tin

» Kỹ thuật lập trình

Bài giảng Kỹ thuật số (Digital Engineering) (Chương 3: Các mạch tổ hợp) - Cao Thị Thu Hương

Chia sẻ: Nguyễn Văn Quang | Ngày: | Loại File: PDF | Số trang:183

Báo xấu

91
lượt xem 10
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung các bài giảng gồm: phân tích và thiết kế các mạch tổ hợp; bộ so sánh; mạch số học; bộ hợp kênh và phân kênh; mạch chuyển mã; mạch tạo và kiểm tra chẵn lẻ; mạch tạo mã và giải mã Hamming; sử dụng công cụ mô phỏng để thiết kế mạch. Để nắm chi tiết nội dung mời các bạn cùng tham khảo bài giảng.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kỹ thuật số (Digital Engineering) (Chương 3: Các mạch tổ hợp) - Cao Thị Thu Hương

KỸ THUẬT SỐ T (DIGITAL ENGINEERING) C H ☺: Cao Thị Thu Hương : huongct@neu.edu.vn T : A1-1310 C H
T C H NỘI DUNG HỌC PHẦN KỸ THUẬT SỐ ĐẠI SỐ LOGIC CÁC CỔNG LOGIC CÁC MẠCH TỔ HỢP CÁC MẠCH DÃY © Cao Thị Thu Hương - NEU 2
KỸ THUẬT SỐ (DIGITAL ENGINEERING) CHƯƠNG 3: T CÁC MẠCH TỔ HỢP C H ☺: Cao Thị Thu Hương : huongct@neu.edu.vn T : A1-1310 C H
T C H CHƯƠNG 3: CÁC MẠCH TỔ HỢP 3.1. Phân tích và thiết kế các mạch tổ hợp 3.2. Bộ so sánh 3.3. Mạch số học 3.4. Bộ hợp kênh và phân kênh 3.5. Mạch chuyển mã 3.6. Mạch tạo và kiểm tra chẵn lẻ 3.7. Mạch tạo mã và giải mã Hamming 3.8. Sử dụng công cụ mô phỏng để thiết kế mạch © Cao Thị Thu Hương - NEU 4
T C H Giới thiệu ❖Hệ logic được chia thành 2 lớp hệ: ▪ Hệ tổ hợp: • Tín hiệu ra chỉ phụ thuộc tín hiệu vào ở hiện tại → Hệ không nhớ • Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản ▪ Hệ dãy: • Tín hiệu ra không chỉ phụ thuộc tín hiệu vào ở hiện tại mà còn phụ thuộc quá khứ của tín hiệu vào → Hệ có nhớ • Mạch thực hiện của hệ dãy bắt buộc phải có các phần tử nhớ. Ngoài ra còn có thể có thêm các phần tử logic cơ bản. © Cao Thị Thu Hương - NEU 5
T C H Nguyên tắc ❖Một hệ tổ hợp phức tạp có thể thực hiện bằng cách mắc các phần tử logic cơ bản theo nguyên tắc: ▪ Đầu ra của một phần tử logic có thể nối vào một hoặc nhiều đầu vào của các phần tử logic cơ bản khác. ▪ Không được nối trực tiếp 2 đầu ra của 2 phần tử logic cơ bản lại với nhau. © Cao Thị Thu Hương - NEU 6
T C H CHƯƠNG 3: CÁC MẠCH TỔ HỢP 3.1. Phân tích và thiết kế các mạch tổ hợp 3.2. Bộ so sánh 3.3. Mạch số học 3.4. Bộ hợp kênh và phân kênh 3.5. Mạch chuyển mã 3.6. Mạch tạo và kiểm tra chẵn lẻ 3.7. Mạch tạo mã và giải mã Hamming 3.8. Sử dụng công cụ mô phỏng để thiết kế mạch © Cao Thị Thu Hương - NEU 7
T C H CHƯƠNG 3: CÁC MẠCH TỔ HỢP 3.1. Phân tích và thiết kế các mạch tổ hợp 3.2. Bộ so sánh 3.3. Mạch số học 3.4. Bộ hợp kênh và phân kênh 3.5. Mạch chuyển mã 3.6. Mạch tạo và kiểm tra chẵn lẻ 3.7. Mạch tạo mã và giải mã Hamming 3.8. Sử dụng công cụ mô phỏng để thiết kế mạch © Cao Thị Thu Hương - NEU 8
T C H 3.1. Phân tích và thiết kế các mạch tổ hợp ❖ 3.1.1. Phân tích mạch tổ hợp ❖ 3.1.2. Thiết kế mạch tổ hợp © Cao Thị Thu Hương - NEU 9
T C H 3.1.1. Phân tích mạch tổ hợp ❖Phân tích mạch logic tổ hợp là đánh giá, phê phán một mạch đó. Trên cơ sở đó, có thể rút gọn, chuyển đổi dạng thực hiện của mạch điện để có được lời giải tối ưu theo một nghĩa nào đấy. ❖Mạch tổ hợp có thể bao gồm hai hay nhiều tầng, mức độ phức tạp của của mạch cũng rất khác nhau. ▪ Nếu mạch đơn giản thì tiến hành lập bảng trạng thái, viết biểu thức, rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện. ▪ Nếu mạch phức tạp thì tiến hành phân đoạn mạch để viết biểu thức, sau đó rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện. © Cao Thị Thu Hương - NEU 10
T C H 3.1.1. Phân tích mạch tổ hợp ❖Ví dụ: Phân tích mạch logic sau và tối ưu mạch A B C A B C F A B C A B C © Cao Thị Thu Hương - NEU 11
T C H 3.1.1. Phân tích mạch tổ hợp A B ❖Viết biểu thức hàm và thực hiện rút gọn: C A B C A B C A B C → Sơ đồ mạch: © Cao Thị Thu Hương - NEU 12
T C H 3.1.1. Phân tích mạch tổ hợp ❖Thực hiện tối ưu về dạng toàn NAND: → Từ đó vẽ được mạch sau: A B A F C C B © Cao Thị Thu Hương - NEU 13
T C H 3.1.1. Phân tích mạch tổ hợp ❖Sơ đồ trên chưa thực sự tối ưu vì vẫn sử dụng 2 loại cổng NAND (NAND 2 lối vào và NAND 3 lối vào) → phải tối ưu về dạng NAND 2 lối vào: F = AB + AC + BC = A ( B + C ) + BC = A( B + C ) + BC = A.B.C.BC → sơ đồ mạch: © Cao Thị Thu Hương - NEU 14
T C H 3.1.1. Phân tích mạch tổ hợp ❖ Tính đa chức năng của cổng NOR: © Cao Thị Thu Hương - NEU 15
T C H 3.1.1. Phân tích mạch tổ hợp ❖ Tính đa chức năng của cổng NAND © Cao Thị Thu Hương - NEU 16
T C H Ví dụ ❖ Ví dụ 1: Cho hình vẽ sau: a) Viết biểu thức hàm ra F. b) Xây dựng bảng trạng thái. c) Tối ưu hóa mạch. © Cao Thị Thu Hương - NEU 17
T C H Ví dụ ❖ Ví dụ 2: Cho hàm logic F = A.B + B.C + A.C ▪ a) Viết lại biểu thức F theo cấu trúc toàn NAND. ▪ b) Viết lại biểu thức F theo cấu trúc toàn NOR. ▪ c) Vẽ mạch logic hàm F theo cấu trúc toàn NAND và toàn NOR. © Cao Thị Thu Hương - NEU 18
T C H Ví dụ ❖Ví dụ 3: Viết biểu thức hàm ra F của mạch điện sau và lập bảng trạng thái tương ứng: © Cao Thị Thu Hương - NEU 19
T C H Ví dụ ❖Ví dụ 4: Cho hình vẽ sau: ▪ Viết biểu thức hàm F. ▪ Lập bảng trạng thái. ▪ Tối ưu mạch về dạng toàn NAND. © Cao Thị Thu Hương - NEU 20

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.