1
BÙI QUC BO
LP TRÌNH H THNG
NHÚNG
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
What is ARM?
ARM là t/ vi1t t2t c3a: Advanced RISC
Machine.
C8u trúc d;a trên c8u trúc RISC
(Reduced Instruction Set Computer)
2
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
RISC Architecture
C8u trúc RISC ñưDc ñưa ra nhEm mFc ñích:
ðHt tIc ñJ x" lý cao bEng cách:
GiOm sI luDng l nh
Có tp thanh ghi lQn
X" lý theo dHng load#store
Các mã l nh có ñJ dài bEng nhau
S" dFng c8u trúc pipelines
C8u trúc ñơn giOn, cho phép dW dàng thay ñYi
ñZ có t[n sI hoHt ñJng cao hơn
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
The ARM Processor
ðưDc thi1t k1 cho các ]ng dFng nhúng,
là CPU cho các h thIng system#on#chip
H^ trD tp l nh 16 bit và 32 bit
C8u trúc không thu[n túy là RISC.
Vi x" lý ARM ñưDc bán dưQi dHng 1 lõi
IP (intellectual property core)
3
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
Main features of ARM Processor
# TIc ñJ th8p, khoOng vài trăm
Mhz. Tuy nhiên 1 sI dòng ARM
mQi có thZ chHy vQi tIc ñJ
khoOng 2Ghz
# Tp l nh 32 bit, h^ trD tp l nh
Thumb và Thumb2 (16 bit).
# Chh có 1 không gian bJ nhQ
# Công su8t th8p
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
ARM Processor families
4
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
ARM#cortex M3
Là vi ñiju khiZn 32 bit.
C8u trúc Havard
Công su8t th8p.
Chuyên dùng cho các ]ng dFng nhúng.
Giá rl
ðáp ]ng interrupt nhanh (low interrupt
latency).
Chh h^ trD tp l nh Thumb#2
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
C8u trúc Von Neumann
Code và data ch]a trong cùng không gian ñna chh.
•Chh có 1 bus giao ti1p bJ nhQ.
•Tn dFng ñưDc không gian nhQ.
•Chương trình có thZ thi1t k1 mjm dlo hơn.
•Data có thZ bn chép ñè lên chương trình.
•Bn bottle neck trong quá trình truyjn data và dt li u
5
BM K Thut ði n T" # ðH Bách Khoa TP.HCM
C8u trúc Harvard
Dùng 2 bus riêng ñZ truy cp code và data
Code và data có thZ nEm chung trong 1 không gian nhQ
Truy cp code và data cùng lúc
Cho phép ñJ dài code và data khác nhau
Code không bn ghi ñè bvi data
Ph[n c]ng CPU ph]c tHp hơn
BM K Thut ði n T" # ðH Bách Khoa TP.HCM 
Pipeline
Cu trúc pipeline cho phép mt lnh ñưc
thc thi trong lúc np và gii mã các lnh
khác.
V"i cu trúc này, mt lnh có th& ñưc
thc thi trong 1 chu kỳ clock