Luận văn Thạc sĩ: Công nghệ lập trình FPGA và ứng dụng xử lý dữ liệu đa phương tiện

ĐẠI HỌC QUỐC GIA HÀ NỘI<br /> TRƯỜNG ĐẠI HỌC CÔNG NGHỆ<br /> <br /> PHẠM ĐỨC HIẾU<br /> <br /> CÔNG NGHỆ LẬP TRÌNH FPGA VÀ<br /> ỨNG DỤNG XỬ LÝ DỮ LIỆU ĐA PHƯƠNG TIỆN<br /> <br /> LUẬN VĂN THẠC SĨ<br /> <br /> Hà Nội – 2016<br /> <br /> ĐẠI HỌC QUỐC GIA HÀ NỘI<br /> TRƯỜNG ĐẠI HỌC CÔNG NGHỆ<br /> <br /> PHẠM ĐỨC HIẾU<br /> <br /> CÔNG NGHỆ LẬP TRÌNH FPGA VÀ<br /> ỨNG DỤNG XỬ LÝ DỮ LIỆU ĐA PHƯƠNG TIỆN<br /> <br /> Ngành: Công nghệ thông tin<br /> Chuyên ngành: Kỹ thuật phần mềm<br /> Mã số: 60480103<br /> <br /> NGƯỜI HƯỚNG DẪN KHOA HỌC: TS. LÊ QUANG MINH<br /> <br /> Hà Nội 2016<br /> <br /> I<br /> LỜI CAM ĐOAN<br /> Tôi cam đoan đây là công trình nghiên cứu do chính tôi thực hiện.<br /> Các số liệu, kết quả nêu trong luận văn là trung thực và chưa từng được ai<br /> công bố trong bất kỳ công trình nào khác.<br /> <br /> Hà Nội, ngày 26 tháng 5 năm 2016<br /> Tác giả<br /> <br /> Phạm Đức Hiếu<br /> <br /> II<br /> LỜI CẢM ƠN<br /> Trước tiên tôi muốn gửi lời cảm ơn đến thầy giáo TS. Lê Quang Minh,<br /> người trực tiếp hướng dẫn tôi thực hiện luận văn này. Tôi cũng mong muốn bày<br /> tỏ long biết ơn đến các thầy, cô giáo Trường Đại học Công nghệ - Đại học Quốc<br /> gia Hà Nội đã tận tình dạy dỗ và tạo mọi điều kiện học tập thuận lợi cho tôi<br /> trong suốt khóa học qua.<br /> Tôi xin gửi lời cảm ơn đến gia đình, đặc biệt là bố mẹ, anh, chị và vợ tôi<br /> những người luôn hết mình yêu thương, dùi dắt và ủng hộ tôi trong cuộc sống.<br /> Cuối cùng tôi xin cảm ơn ban Giám hiệu trường Cao đẳng y tế Lạng<br /> Sơn, các anh chị em đồng nghiệp đã tạo điều kiện cho tôi tham gia và hoàn<br /> thành khóa học. Tôi xin cảm ơn các bạn của tôi, những người luôn bên cạnh<br /> động viên, giúp đỡ và đóng góp nhiều ý kiến thiết thực trong quá trình học tập<br /> và thực hiện luận văn./.<br /> Hà Nội, ngày 25 tháng 6 năm 2016<br /> Tác giả<br /> <br /> Phạm Đức Hiếu<br /> <br /> III<br /> DANH MỤC CÁC KÝ HIỆU, TỪ VIẾT TẮT<br /> Từ viết tắt<br /> <br /> Nghĩa tiếng anh<br /> <br /> FPGA<br /> <br /> : Field-Programmable Gate Array<br /> <br /> DSP<br /> <br /> : Digital Storage Oscilloscop<br /> <br /> RAM<br /> <br /> : Ramdom Access Memory<br /> <br /> ROM<br /> <br /> : Read – only Memory<br /> <br /> DLL<br /> <br /> : Delay Locked Loop<br /> <br /> ADC<br /> <br /> : Analog-to-Digital Converter<br /> <br /> ASIC<br /> <br /> : Application-Specific Integrated Circuit<br /> <br /> CPLD<br /> <br /> : Complex Programmable Logic Device<br /> <br /> DAC<br /> <br /> : Digital - to - Analog Converter<br /> <br /> DRAM<br /> <br /> : Dynamic Ramdom Access Memory<br /> <br /> EEPROM<br /> <br /> : Electrically Erasable Programmable Read – Only Memory<br /> <br /> FIFO<br /> <br /> : First In First Out<br /> <br /> HDL<br /> <br /> : Hardware Description Language<br /> <br /> I/O<br /> <br /> : Input/Output<br /> <br /> LAB<br /> <br /> : Logic Array Block<br /> <br /> LUT<br /> <br /> : Look Up Table<br /> <br /> PLA<br /> <br /> : Programmable Logic Array<br /> <br /> SPLD<br /> <br /> : Simple Programmable Devices<br /> <br /> SRAM<br /> <br /> : Static Ramdom Access Memory<br /> <br /> VHDL<br /> <br /> : VHSIC hardware description language<br /> <br /> VHSIC<br /> <br /> : Very High Speed Itergrated Circuit<br /> <br /> RTL<br /> <br /> : Register Transfer Level<br /> <br /> Avalon-ST<br /> <br /> : Avalon Streaming<br /> <br />