Vi điều khiển MSP430FG4618

Chia sẻ: Lý Hoàng Duy | Ngày: | Loại File: PDF | Số trang:160

Thêm vào BST

Báo xấu

127
lượt xem 29
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Vi điều khiển là một máy tính được tích hợp trên một chíp, nó thường được sử dụng để điều khiển các thiết bị điện tử. Vi điều khiển, thực chất, là một hệ thống bao gồm một vi xử lý có hiệu suất đủ dùng và giá thành thấp

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Vi điều khiển MSP430FG4618

M CL C CHƯƠNG I: T NG QUAN V VI I U KHI N....................................................7 CHƯƠNG 2: CƠ S LÝ THUY T .........................................................................11 2.1. GI I THI U VI I U KHI N MSP430FG4618.....................................11 2.1.1. Các ch ho t ng........................................................................12 2.1.2. CPU...................................................................................................13 2.1.3. T ch c b nh ..................................................................................14 2.1.4. H th ng xung clock..........................................................................15 2.1.5. Ngõ vào/ra s ....................................................................................19 2.1.6. Timer_A và Timer_B .........................................................................21 2.1.7. ADC và DAC .....................................................................................32 2.1.8. Truy n thông UART ..........................................................................46 2.1.9. LCD_A Controller.............................................................................54 2.2. GI I THI U MSP-EXP430FG4618 KIT ................................................60 2.3.1. Gi i thi u chung................................................................................60 2.3.2. Các tính năng cơ b n ........................................................................61 2.3. N P CHƯƠNG TRÌNH QUA BOOTSTRAP LOADER.........................64 2.3.1. Gi i thi u Bootstrap Loader .............................................................64 2.3.2. Kh i ng và thoát kh i Bootstrap Loader ......................................64 2.3.3. Khái quát v giao th c UART trong giao ti p BSL ..........................65 2.3.4. Graphical user interface (GUI) dùng n p chương trình qua BSL....66 CHƯƠNG 3: CÁC MODULE NGO I VI...............................................................67 3.1. MODULE CHUY N I I N ÁP VÀ M CH N P BSL ...................67 3.1.1. Gi i thi u các linh ki n s d ng .......................................................67 3.1.2. Module chuy n i i n áp ...............................................................70 3.1.3. Module n p chương trình qua Bootstrap loader ..............................72 3.1.4. M ch th c t ......................................................................................76 3.2. SƠ NGUYÊN LÝ M CH I N CÁC MODULE NG D NG.......77 3.2.1. Sơ nguyên lý kh i ngu n h th ng ...............................................78 3.2.2. Module hi n th LED ơn và 4 LED 7 o n .....................................78 3.2.3. Module ma tr n phím và switch ơn.................................................79 Trang 1
3.2.4. Module i u khi n ng cơ DC có b c m bi n t c quay ...........80 3.2.5. Module i u khi n Relay, Speaker và ng cơ bư c ........................80 3.2.6. Module i u khi n công su t AC v a dùng TRIAC ..........................81 3.2.7. Module led ma tr n ...........................................................................81 CHƯƠNG 4 : HƯ NG D N S D NG PH N M M & M T S CHƯƠNG TRÌNH M U ƠN GI N........................................................................................82 4.1. Hư ng d n s d ng ph n m m .............................................................82 4.2. CƠ B N V L P TRÌNH C .....................................................................87 4.2.1. Các ki u d li u cơ b n trong l p trình C ........................................87 4.2.2. Khai báo bi n, h ng, m ng và con tr ..............................................88 4.2.3. M t s l nh thư ng dùng trong l p trình C ......................................89 4.2.4. Các toán t trong l p trình C............................................................91 4.3. L P TRÌNH CHO MSP430 B NG NGÔN NG C TRÊN IAR .............93 4.3.1. C u trúc chương trình C ...................................................................93 4.3.2. Các thư vi n thông d ng dùng cho l p trình MSP430......................94 4.3.3. Các l nh thư ng ư c s d ng trong l p trình IAR cho MSP430....95 4.4. M T S CHƯƠNG TRÌNH M U ƠN GI N ......................................97 4.4.1. L p trình i u khi n Led ơn – Led 7 o n ......................................97 4.4.2. L p trình i u khi n phím ơn – phím ma tr n ..............................100 4.4.3. L p trình s d ng Timer và ng t Timer ..........................................104 4.4.4. L p trình i u khi n motor DC, relay và motor bư c ....................109 4.4.5. i u khi n LCDA4 ..........................................................................115 4.4.6. L p trình i u khi n Led ma tr n....................................................118 4.4.7. Giao ti p UART...............................................................................121 4.4.8. S d ng ADC – DAC.......................................................................126 4.4.9. Chương trình t ng h p....................................................................129 PH L C................................................................................................................132 TÀI LI U THAM KH O.......................................................................................160 Trang 2
KÝ HI U VÀ VI T T T ACLK Auxiliary Clock See Basic Clock Module ADC Analog-to-Digital Converter BOR Brown-Out Reset See System Resets BSL Bootstrap Loader CPU Central Processing Unit DAC Digital-to-Analog Converter DCO Digitally Controlled Oscillator DMA Direct Memory Access FET Flash Emulation Tool FLL Frequency Locked Loop GIE General Interrupt Enable GUI: Graphical user interface ISR Interrupt Service Routine LSB Least-Significant Bit LSD Least-Significant Digit LPM Low-Power Mode MCLK Master Clock See FLL+ Module MSB Most-Significant Bit MSP Mixed-Signal Processors PC Program Counter POR Power-On Reset See System Resets RAM Random Access Memory SCG System Clock Generator SFR Special Function Register SMCLK Sub-System Master Clock SR Status Register TI: Texas Instruments UART: Universal Asynchronous Reciever/Transmitter USART: Universal Synchronous/Asynchronous Reciever/Transmitter WDT Watchdog Timer Trang 3
DANH M C CÁC B NG B ng 2.1: Các ch ho t ng c a MSP430FG4618.............................................13 B ng 2.2: Ch c năng các bit trong thanh ghi SCFI0 ................................................17 B ng 2.3: ch c năng các bit tring thanh ghi FLL_CTL0..........................................17 B ng 2.4: Các bit trong thanh ghi TACTL ...............................................................23 B ng 2.5: Các bit trong thanh ghi TACCTLx...........................................................24 B ng 2.6: Các giá tr trong thanh ghi vector ng t TAIV ..........................................26 B ng 2.7: Ch c năng các bit trong thanh ghi TBCTL ..............................................30 B ng 2.8: Các bit trong thanh ghi TBCCTLx ...........................................................31 B ng 2.9: Các ch ho t ng c a Timer_B .........................................................32 B ng 2.10: Các giá tr ng t trong thanh ghi TBIV....................................................32 B ng 2.11: Các Bit trong thanh ghi ADC12CTL0....................................................34 B ng 2.12: Các bit trong thanh ghi ADC12CTL1 ....................................................35 B ng 2.13: Các bit trong thanh ghi ADC12MCTLx.................................................36 B ng 2.14: Các ch chuy i c a ADC12..........................................................38 B ng 2.15: Giá tr chuy n i DAC ch 12 bit và 8 bit....................................42 B ng 2.16: Các bit trong thanh ghi DAC12_xCTL ..................................................43 B ng 2.17: Các ki u nh d ng d li u trong thanh ghi ADC12_xDAT..................45 B ng 2.18: Ch c năng các bit trong thanh ghi UCA0CTL0.....................................48 B ng 2.19: Các bit trong thanh ghi UCA0CTL1 ......................................................49 B ng 2.20: Giá tr t c baud thư ng s d ng trong module USCI_A0 ...............51 B ng 2.21: Giá tr t c baud thư ng s d ng trong module USCI_A0 ...............52 B ng 2.22: Các bit trong thanh ghi LCDACTL........................................................55 B ng 2.23: B nh m hi n th c a LCD_A Controller dùng cho SBLCDA4.......57 B ng 2.24: Các thông s cho UART s d ng trong giao ti p v i BSL....................65 B ng 3.1: Ch c năng c a các chân c ng n i ti p trong giao ti p v i BSL ..............73 B ng 4.2: Các ki u d li u thu c ki u s th c .........................................................87 B ng 4.3:M t s ki u d li u thu c ki u s nguyên.................................................87 B ng 4.4: Các toán t quan h ..................................................................................91 B ng 4.5: Các toán t logic.......................................................................................91 B ng 4.6: Các toán t x lý bit .................................................................................92 B ng 4.7: Các toán t s h c ....................................................................................92 Trang 4
DANH M C CÁC HÌNH Hình 2.1: Sơ các kh i ch c năng c a MSP430FG4618.......................................12 Hình 2.2: Thanh ghi tr ng thái SR ............................................................................12 Hình 2.3: Sơ t ch c kh i CPU trong MSP430FG4618......................................14 Hình 2.4: T ch c b nh c a MSP430FG4618.......................................................15 Hình 2.5: Sơ h th ng xung clock........................................................................16 Hình 2.6: Sơ kh i Timer_A..................................................................................22 Hình 2.7: Ch Up Mode trong Timer A...............................................................25 Hình 2.8: Ch Continuous Mode trong Timer A .................................................25 Hình 2.9: Ch Up/Down trong Timer A ..............................................................25 Hình 2.10: Ch c năng time interval ch Continuous Mode trong Timer A .....26 Hình 2.11: Sơ kh i Timer_B................................................................................29 Hình 2.12: Sơ d b chuyên i ADC12 trong MSP430FG4618 ............................33 Hình 2.13: Sơ b chuy n i DAC12 trong MSP430FG4618 ............................41 C u trúc b chuy n i DAC trong MSP430FG4618 như hình 2.13. ......................42 Hình 2.14: Sơ kh i module USCI_A0 .................................................................47 Hình 2.15: nh d ng chu i d li u c a ch UART trong USCI_A0 .................50 Hình 2.16: Sơ kh i LCD_A Controller................................................................55 Hình 2.17: B nh m hi n th c a LCD_A Controller..........................................57 Hình 2.18: Các ký t trên SBLCDA4 .......................................................................58 Hình 2.19: Hình d ng th c t và sơ kh i c a MSP-EXP430FG4618 KIT ..........60 Hình 2.20: Sơ k t n i ngu n cung c p cho kit thí nghi m...................................60 Hình 2.21: Sơ kh i mô t ho t ng s lý âm thanh trên kit thí nghi m.............62 Hình 2.22: Sơ m ch x lý âm thanh trên MSP-EXP430FG4618 KIT ................62 Hình 2.23: Sơ nguyên lý MSP-EXP430FG4618 KIT..........................................63 Hình 2.24: Tín hi u kh i ng BSL trên MSP430FG4618 ......................................64 Hình 2.25: Thoát kh i BSL b ng tín hi u RESET....................................................65 Hình 2.26: C u trúc t ng quát m t khung d li u. ...................................................66 Hình 3.1: Sơ kh i module chuy n i i n áp và m ch n p BSL. ......................67 Hình 3.2: Sơ chân và b ng s th t IC74LVC4245. .............................................68 Hình 3.3: Sơ c u t o bên trong IC74LVC4245....................................................68 Hình 3.4: Sơ chân và c u trúc bên trong c a ULN2803. .....................................69 Trang 5
Hình 3.5: Sơ chân và b ng ho t ng c a IC SN74HC14 ...................................69 Hình 3.6: Sơ c u t o bên trong c a IC PS8802....................................................70 Hình 3.7: D ng th c t và v trí các chân c a Transistor MMBT5088 ....................70 Hình 3.8: Sơ port dùng cho nh hư ng chi u chuy n i i n áp. ....................71 Hình 3.9: Sơ nguyên lý các port chuy n i i n áp ...........................................71 Hình 3.11: Sơ nguyên lý port dùng riêng cho phím ma tr n ..............................72 Hình 3.13: Sơ m ch giao ti p BSL theo tài li u c a TI .......................................73 Hình 3.14: Sơ m ch giao ti p RS232 trên MSP-EXP430FG4618 KIT...............74 Hình 3.15: Ph n m ch s d ng l i trên MSP-EXP430FG4618 KIT ........................75 Hình 3.16: Sơ ph n m ch thi t k thêm dùng cho giao ti p BSL........................75 Hình 3.17: M ch in chuy n i i n áp và m ch n p BSL m t dư i .......................76 Hình 3.18: M ch in chuy n i i n áp - m ch n p BSL m t trên – Board trung tâm ...................................................................................................................................77 Hình 3.20: Sơ nguyên lý kh i ngu n trên board ET-LAB3.................................78 Hình 3.22: Sơ nguyên lý module hi n th LED ơn và 4 LED 7 o n................78 Hình 3.23: Sơ nguyên lý module ma tr n phím ...................................................79 Hình 3.24: Sơ nguyên lý switch ơn....................................................................79 Hình 3.25: Sơ nguyên lý module ng cơ DC có c m bi n t c quay.............80 Hình 3.26: Sơ nguyên lý module i u khi n Relay, Speaker, motor bư c..........80 Hình 3.27: Sơ nguyên lý module i u khi n công su t AC dùng TRIAC...........81 Hình 3.28: Sơ nguyên lý module led ma tr n ......................................................81 Hình 4.3: C a s chương trình The IAR Embedded Workbench IDE .....................82 Hình 4.4: T o project m i trong IAR........................................................................83 Hình 4.5: Các thành ph n trên màn hình so n th o IAR ..........................................83 Hình 4.6: Các bư c thi t l p ban u cho project trong IAR ...................................84 Hình 4.7: Các bư c thi t l p ban u cho project trong IAR (tt)..............................85 Hình 4.8: Giao di n c a chương trình MSPFET.......................................................86 Hình 4.9: Thi t l p cho chương trình MSPFET........................................................86 Hình 4.10: Các bư c thi t l p chương trình MSPFET .............................................87 Trang 6
Chương I: T NG QUAN V VI ĐI U KHI N Vi i u khi n là m t m ch tích h p trên ó t p h p các ph n t ch y u c a máy tính: vi x lý, b nh (b nh chương trình, b nh d li u), các module ngo i vi và các c ng vào/ra. c i m c a các h Vi i u khi n là tích h p cao, công su t tiêu th nh (vài milliwatts khi ho t ng, vài nanowattsen ch ngh ), t c x lý th p (MHz mégahertz) và giá thành r so v i s d ng các h vi x lý ư c s d ng trong các máy tính cá nhân. So v i các m ch i n t trong các bài toán o lư ng i u khi n xây d ng trên cơ s m t vi x lý và các linh ki n i n t , các h Vi i u khi n cho phép gi m kích thư c, công su t tiêu th và giá thành. Các h Vi i u khi n ư c s d ng r ng rãi trong các h th ng nhúng (embedded system, các b i u khi n trong ôtô, các b i u khi n t xa, các máy văn phòng, các máy i n gia ình). Môi trư ng ng d ng - h th ng nhúng Ngày nay, ph n l n các h th ng thông tin ang ư c s d ng u là m t h nhúng: i n tho i di ng, máy nghe nh c, b thu GPS, i n gia d ng (n i cơm i n, i u hòa, máy gi t, máy r a bát), ôtô con. H nhúng khác v i các h thông tin truyên th ng qua các phương di n: Kích thư c, năng lư ng tiêu th và y u t quan tr ng là giá thành Cho phép th c hi n chính xác m t ho c nhi u ch c năng chuyên bi t, c th (trái ngư c v i máy tính mà chúng ta thư ng s d ng cho nhi u ch c năng và m c ích khác nhau). Kích thư c chương trình và dung lư ng c n thi t c a b nh là phù h p theo yêu c u ng d ng cơ b n và trung bình. Các ng d ng cơ b n như: th c hi n liên l c v i các thi t b vào/ra: nút b m, rơle, bi n tr , cách ly quang i n, ng cơ i n, LED, các m ch logic tích h p, …. Ho c trong m t s trư ng h p không có giao ti p ngư i máy (không bàn phím, màn hình, ĩa, máy in,…) như b i u khi n nhi t làm vi c c a ng cơ ôtô và s lư ng Vi i u khi n trong m t ôtô hi n i không nh hơn 50 Trang 7
Ph n m m tích h p Chương trình vi t trong Vi i u khi n ư c g i firmware (chương trình lõi). V cơ b n, ngôn ng s d ng l p trình cho các h Vi i u khi n (microcontroller) là Assembler. Hi n nay, s d ng ngày càng nhi u ngôn ng b c cao i n hình là ngôn ng l p trình C. M i m t h Vi i u khi n s d ng m t trình biên d ch C ho c ASM riêng và mã code riêng bi t. M t s h Vi i u khi n có ph n m m mô ph ng dùng : Phân tích ph n c ng, ph n m m c a m ch và chương trình ngư i dùng. Hi n th các tr ng thái các thanh ghi bên trong, các c ng vào/ra c a Vi i u khi n. Ph n m m mô ph ng các Vi i u khi n ang ư c s d ng ph bi n hi n nay là Protues Các h Vi i u khi n trên th trư ng: − H AtmelAT91 − H ST6, ST7, ST10, STR7, STR9 − H Atmel AVR STMicroelectronics − H C167 c a Siemens / Infineon − H ADuC - AnalogDevices − H Hitachi H8 − H PICBASIC- − H Intel 8051, h t nhân là b VXL ComfileTechnology 8051 cùng v i các ngo i vi c a − H MSP430 - Texas Instruments Intel 8085 − H 8080, k th at VXL ZilogZ80 − H Freescale 68HC11 − H PSoCde Cypress − H Freescale 68HC08 − H LPC21xxARM7-TDMIde − H Freescale 68HC12 Philips − H PIC -Microchip − H V800 de NEC − H dsPIC - Microchip − H K0 de NEC. H nhúng trong o năng l c th thao Trang 8
H nhúng trong y h c H nhúng trong công ngh ôtô H nhúng trong i s ng Trang 9
Trang 10
CHƯƠNG 2: CƠ S LÝ THUY T 2.1. GI I THI U VI ĐI U KHI N MSP430FG4618 MSP430FG4618 thu c dòng vi i u khi n MSP430 do công ty Texas Intruments s n xu t. Ngoài nh ng tính năng c trưng c a dòng vi i u khi n siêu ti t ki m năng lư ng, MSP430FG4618 còn ư c tích h p nhi u ngo i vi như: b bi n i ADC, DAC, driver LCDA, b khu ch i thu t toán Op-Amp, Real Time Clock…MSP430FG4618 có ki n trúc RISC 16-bit và ư c thi t k theo CPU MSP430X. Vi i u khi n MSP430FG4618 thích h p cho các ng d ng trong y t và o lư ng. M t s tính năng c trưng c a MSP430FG4618 bao g m: - S d ng ngu n th p t 1.8V-3.6V. - Công su t tiêu th c c th p: Ch ho t ng (Active Mode): 400 µA 1MHz, 2.2 V Ch ngh (Standby Mode): 1.3 µA Ch t t duy trì RAM (Off Mode): 0.22 µA - Có năm ch ti t ki m ngu n. - Th i gian kh i ng l i t Standby Mode nh hơn 6 µ s . - CPU ư c thi t k theo ki n trúc RISC 16-bit - Tích h p ba kênh DMA (Data Memmory Access). - B chuy n i ADC 12-Bit, có th s d ng i n th tham chi u trong. - Tích h p ba b khu ch i Op-Amp có th c u hình ư c. - Tích h p hai kênh chuy n i DAC 12-Bit. - Hai b Timer 16-Bit: Timer_A (v i ba thanh ghi Capture/Compare) và Timer_B (v i b y thanh ghi Capture/Compare). - Có b theo dõi i n áp ngu n. - H tr 2 chu n truy n thông: Serial Communication Interface (USART): UART và SPI. Universal Serial Communication Interface (USCI): UART (có ch t ng nh n t c Baud và có b mã hóa và gi i mã tín hi u h ng ngo i IrDA), SPI, I2C. - Có th l p trình tr c ti p trên chip thông qua boot memory. - Tích h p b Basic Timer v i tính năng ng h th i gian th c. - Driver LCD lên n 160 o n. - Kích thư c b nh : 116KB+256B b nh Flash, 8KB RAM. Trang 11
Sơ các kh i ch c năng trong vi i u khi n MSP430FG4618 ư c mô t trong hình 2.1: Hình 2.1: Sơ các kh i ch c năng c a MSP430FG4618 2.1.1. Các ch đ ho t đ ng Vi i u khi n MSP430FG4618 có m t ch ho t ng và năm ch ti t ki m ngu n ư c l a ch n b ng ph n m m b ng cách set ho c clear các bit SCG1, SCG0, OSCOFF, CPUOFF trong thanh ghi tr ng thái SR. Khi có m t s ki n ng t thi t b s thoát kh i ch ti t ki m ngu n th c hi n chương trình ph c v ng t và quay l i ch ti t ki m ngu n sau khi thoát kh i chương trình ph c v ng t. Thanh ghi tr ng thái: SR Hình 2.2: Thanh ghi tr ng thái SR Thanh ghi tr ng thái ư c s d ng như m t thanh ghi ngu n ho c m t thanh ghi ích g m h th ng các c (là các bit c l p). Ch c năng m t s bit trong thanh ghi SR: - C tràn V: bit này ư c set khi k t qu c a m t phép toán s h c b tràn. - SCG1: System clock generator 1. Bit này khi ư c set lên s làm t t b dao ng DCO n u DCOCLK không ư c s d ng cho MCLK ho c SMCLK. - SCG0: System clock generator 1. Bit này ư c set lên s làm t t b FLL+ loop control. Trang 12
- OSCOFF: Oscillator Off. Bit này ư c set lên s làm t t dao ng th ch anh LFXT1 khi LFXT1CLK không ư c s d ng cho MCLK ho c SMCLK. - CPUOFF: Bit này ư c set lên s làm t t CPU. - GIE: Bit cho phép ng t. Khi bit này ư c set lên thì s cho phép t t c các ng t, khi reset t t c các ng t i u b vô hi u hóa. - C N: Bit này ư c set lên khi k t qu m t phép toán là s âm, ư c clear khi k t qu là s dương. - C Z: Bit này ư c set lên khi k t qu m t phép toán là 0, ngư c l i ư c clear khi k t qu phép toán khác 0. - C C: Bit này ư c set lên khi k t qu m t phép toán có s nh , ngư c l i ư c clear khi không có nh . Các ch ho t ng và c i m c a t ng ch ư c trình bày trong b ng sau: B ng 2.1: Các ch ho t ng c a MSP430FG4618 Cách thi t l p ch ho t ng cho MSP430 Ch Active: m ch nh khi c p ngu n thì t t c các bit trong thanh ghi SR u ư c reset nên MSP430 s ho t ng ch Active. vào m t ch ti t ki m ngu n ta th c hi n l nh: _BIS_SR(LPMx_bits) ho c _BIS_SR(LPMx) thoát ch ti t ki m ngu n ta th c hi n l nh: _BIC_SR_IRQ(LPM0_bits) ho c _BIC_SR_IRQ(LPMx) 2.1.2. CPU Vi i u khi n MSP430FG4618 có ki n trúc RISC 16-bit và ư c thi t k theo CPU MSP430X, bao g m 16 thanh ghi, kích thư c m i thanh ghi là 20 bit, ngo i tr thanh ghi tr ng thái SR có kích thư c 16 bit (4 thanh ghi u là các thanh ghi Program Counter, Pointer Stack, Status Register, Constant Gennerator các thanh Trang 13
ghi còn l i là các thanh ghi thông d ng). kh i ALU có th tính toán v i d li u 16 ho c 20 bit. Bus d li u có kích thư c 16 bit, bus a ch có kích thư c 20 bit có th x lý i v i các vùng nh có a ch l n hơn FFFFh. MSP430X CPU hoàn toàn tương thích v i MSP430 CPU, tuy nhiên ki n trúc MSP430X CPU ư c s d ng trong các vi i u khi n MSP430 có b nh l n hơn 64KB như MSP430FG4618. Hình 2.3: Sơ t ch c kh i CPU trong MSP430FG4618 2.1.3. T ch c b nh B nh c a vi i u khi n MSP430FG4618 có t ng c ng 128KB, trong ó b nh Flash chi m 116KB, có th l p trình qua c ng JTAG ho c thông qua Bootstrap loader. Phân vùng b nh và ch c năng c a t ng vùng ư c mô t như hình sau: Trang 14
Hình 2.4: T ch c b nh c a MSP430FG4618 2.1.4. H th ng xung clock Xung clock ư c s d ng trong MSP430FG4618 ư c thi t k v i module FLL+ (Frequency-Locked Loop) h tr các b t o dao ng: th ch anh ng h (watch crystal) 32768 Hz, b t o dao ng kĩ thu t s (DCO), th ch anh t o dao ng t n s cao. Các tín hi u xung clock ư c t o ra bao g m: - Auxiliary (ACLK): ư c cung c p t th ch anh 32768Hz ho c t m t th ch anh t o dao ng t n s cao. - Main clock (MCLK): có th l a ch n ngu n cung c p t th ch anh 32768Hz, t th ch anh dao ng t n s cao ho c t b t o dao ng k thu t s DCO, MCLK dùng cung c p cho CPU. - Sub-Main clock (SMCLK): ư c cung c p m t th ch anh dao ng t n s cao ho c t b dao ng k thu t s DCO, SMCLK dùng cung c p cho các module ngo i vi. - Ngoài ra còn có các tín hi u xung lock ACLK/n ư c chia nh t ACLK. Sơ h th ng xung clock trong MSP430FG4618: Trang 15
Hình 2.5: Sơ h th ng xung clock M t s thanh ghi i u khi n thư ng ư c s d ng: System Clock Control Register(SCFQCTL): - Bit SCFQ_M: dùng cho phép b i u ch khi bit này ư c set lên. - Các bit N: dùng thi t l p giá tr nhân cho DCO, tùy thu c vào bit DCOPLUS mà t n s DCO ư c tính theo m t trong hai công th c sau: Khi bit DCOPLUS = 0 thì f DCOCLK = ( N + 1) × f ACLK Khi bit DCOPLUS = 1 thì f DCOCLK = D × ( N + 1) × f ACLK System Clock Frequency Integrator Register 0(SCFI0) Trang 16
B ng 2.2: Ch c năng các bit trong thanh ghi SCFI0 Tên Bit Ch c năng Ch n b chia cho vòng l p FLL+. FLLDx 00 Chia 1 01 Chia 2 10 Chia 4 11 Chia 8 DCO range control. FN_x 0000 0.65 to 6.1 MHz 01xx 2.8 to 26.6 MHz 0001 1.3 to 12.1 MHz 1xxx 4.2 to 46 MHz 001x 2 to 17.9 MHz Các bit này dùng ch tr ng thái c a b i u ch , n u b ng 0 MODx(LSBs) thì b i u ch là LSB. Bit này s t ng thay i b i FLL+ FLL+ Control Register 0 (FLL_CTL0): B ng 2.3: ch c năng các bit tring thanh ghi FLL_CTL0 Tên Bit Ch c năng Ch n ngõ ra cho DCO. DCOPLUS 0 Ngõ ra ư c chia 1 Ngõ ra không ư c chia Ch n ch ho t ng cho LFTX1 XTS_FLL 0 Low frequency mode 1 High frequency mode XCAPxPF Ch n t cho b dao ng. Trang 17
00 ~ 1 pF 10 ~ 8 pF 01 ~ 6 pF 11 ~ 10 pF Ki m tra l i dao ng XT2. XT2OF 0 Không có l i trong dao ng hi n t i 1 Có l i trong dao ng hi n t i XT1OF Bit này ư c set lên khi có l i dao ng t n s cao. LFOF Bit này ư c set lên khi có l i dao ng t n s th p. DCOF Bit này ư c set lên khi có l i dao ng DCO. Ho t ng c a b t o dao ng kĩ thu t s DCO: M c nh khi kh i ng, MCLK và SMCLK ư c c p t ngu n dao ng k thu t s (fDCOCLK), giá tr này b ng 32 l n ACLK (32768 Hz). Như v y fMCLK=fSMCLK=1048576 Hz. Khi c n thi t chúng ta có th thi t l p l i t n s fDCOCLK. T n s c a tín hi u ư c t o ra t ngu n dao ng kĩ thu t s ph thu c vào các bit N (7 bit cu i trong thanh ghi SCFQCTL) và các bit FLLDx trong thanh ghi SCFI0. Khi bit DCOPLUS=1, fDCOCLK ư c l y t tín hi u fDCO. Khi bit DCOPLUS=0, fDCOCLK ư c l y t tín hi u fDCO/D (v i D = 1/2/4/8 và ư c xác nh b ng 2 bit FLLDx). Cách thi t l p ho t ng c a FLL+ ch n t n s cho DCO: thi t l p ư c t n s ho t ng c a DCO ta ph i thi t l p c u hình cho FLL+, cách thi t l p như sau: Xác nh t n s ho t ng c a DCO, d a vào công th c sau: N u bit DCOPLUS = 0: f DCOCLK = ( N + 1) × f ACLK Ngư c l i n u bit DCOPLUS = 1: f DCOCLK = D × ( N + 1) × f ACLK Ví d : t n s ho t ng c a DCO là 2 MHz ta thi t l p giá tr cho các thành ph n như sau: DCOPLUS=0, fACLK=32768Hz và N=64 ho c DCOPLUS=1, fACLK =32768Hz, D=2 và N=32. Tùy vào cách ch n các giá tr cho DCPLUS, fACLK, D và N mà ta thi t l p giá tr cho các thanh ghi. Thi t l p các thanh ghi có liên quan t o t n s ho t ng c a DCO. i v i ví d trên ta thi t l p giá tr cho các thanh ghi như sau: SCFQCTL = 64; // N=64 SCFI0 = FN_2 //range=1.3-12.1MHz FLL_CTL0 = XCAP14PF; // t giá tr cho t = ~14pF Trang 18
Ho c: SCFQCTL = 32; // N=32 SCFI0 = FLLD_2 | FN_2 //D=2, range=1.3 -12.1MHz FLL_CTL0 = XCAP14PF; // t giá tr cho t = ~14pF 2.1.5. Ngõ vào/ra s MSP430FG4618 ư c thi t k v i 10 Port, ngoài ch c năng xu t nh p s các Port này còn ư c s d ng làm ngõ vào/ra cho các module ngo i vi. Port P1 và P2 còn ư c s d ng cho ch c năng ng t ngoài, các Port P7-P8 và P9-P10 có th ư c s d ng như 2 Port 16-bit ng v i PortA và PortB. Ch c năng cơ b n c a các thanh ghi vào/ra s : - PxDIR: các bit trong m i thanh ghi này dùng nh hư ng ch c năng vào/ra cho các chân c a Port tương ng. V i bit = 0 thì chân tương ng c a Port là ngõ vào, bit = 1 thì chân tương ng c a Port là ngõ ra. - PxOUT: các bit trong m i thanh ghi này là giá tr c a các ngõ ra tương ng c a các chân trong Port tương ng, khi ư c nh hư ng là ngõ ra. V i bit = 0 thì ngõ ra m c th p, bit = 1 thì ngõ ra m c cao. - PxIN: Các bit trong thanh ghi này cho bi t m c logic c a tín hi u c p cho các chân tương ng khi ư c nh hư ng là ngõ vào. Khi bit = 0 thì ngõ vào ang m c th p, ngư c l i khi bit = 1 thì ngõ vào ang m c cao. Lưu ý, thanh ghi này không th gán giá tr , ch ư c s d ng c giá tr ngõ vào. - PxSEL: các bit trong m i thanh ghi này dùng l a ch n ch c năng cho các chân c a Port tương ng. V i bit = 0 thì chân ư c ch n dùng cho ch c năng vào/ra, bit = 1 thì chân ư c ch n dùng cho ngo i vi. Ngoài ra, Port P1 và P2 còn ư c s d ng cho ch c năng ng t ngoài và ư c c u hình t các thanh ghi PxIFG, PxIE, PxIES. - P1IFG và P2IFG: m i bit trong các thanh ghi này là m t c ng t tương ng v i các chân vào/ra, các c này ư c set lên khi có c nh tín hi u tác ng n các chân này. Khi c này ư c set lên thì s yêu c u m t ng t khi bit PxIE tương ng và bit GIE ư c set. C ng t này ph i ư c reset b ng ph n m m trư c khi nh n m t s ki n ng t m i. - P1IES và P2IES: m i bit trong thanh ghi PxIES dùng ch n c nh tác ng c a tín hi u bên ngoài. V i bit = 0 thì c ng t PxIFG s ư c set lên khi có c nh lên c a tín hi u tác ng, ngư c l i khi bit = 1 thì c ng t PxIFG s ư c set lên khi có m t c nh xu ng c a tín hi u tác ng. - P1IE và P2IE: m i bit trong hai thanh ghi này dùng cho phép ho c c m ng t t bên ngoài các chân tương ng. V i bit = 0 thì không cho phép ng t, bit = 1 thì cho phép ng t. Trang 19
Các thi t l p ho t ng cho Port v i ch c năng in/out: Thi t l p ch c năng vào/ra: thi t l p ch c năng là ngõ ra cho port ta ti n hành set các bít tương ng trên thanh ghi PxDIR, ngư c l i t port là ngõ vào thì ta ph i clear bit tương ng trong thanh ghi PxDIR. Ví d : thi t l p P1.0 là ngõ ra ta có th làm như sau: P1DIR |= BIT0; hay: P1DIR |=0x01; thi t l p P1.2 và P1.3 là ngõ vào ta có th th c hi n như sau: P1DIR &= ~(BIT2 + BIT3); hay: P1DIR &=~0x06; Sau khi thi t l p nh hư ng cho các port ta có th ti n hành s d ng ch c năng in/out cho các port này. Khi port ư c nh hư ng là ngõ ra, ta có th xu t giá tr ngõ ra cho port tương ng b ng thanh ghi PxOUT; khi port ư c nh hư ng là ngõ vào ta có th ti n hành c d li u t ngõ vào thông qua thanh ghi PxIN, trong trư ng h p này do MSP430FG4618 không h tr i n tr kéo lên/xu ng bên trong nên khi s d ng chúng ta c n m c thêm i n tr kéo lên/xu ng bên ngoài. Ví d : set P1.2 ta có th ti n hành như sau: P1DIR |= BIT2; P1OUT |= BIT2; Ho c: P1DIR |=0x02; P1OUT |=0x02; c giá tr t i ngõ vào P1.3 và xu t ra P1.1 ta có th ti n hành như sau: P1DIR |= BIT1; //P1.1 là ngõ ra P1OUT|=0x00; //Giá tr ban u c a P1 P1DIR &=~ BIT3; //P1.3 là ngõ vào if (P1IN & BIT3) //Ki m tra ngõ vào P1.3 { P1OUT |=BIT1; // N u P1.3 b ng 1 thì set P1.1 } else { P1OUT &=~ BIT1; //P1.3 = 0 thì clear P1.1 } Thi t l p ch c năng ng t: P1 và P2 trong MSP430FG4618 có kh năng ng t ngoài, ng t ngoài ư c cho phép khi ta thi t l p các thanh ghi i u khi n ng t PxIE, PxIES và bit GIE trong thanh ghi SR. Khi có ng t ngoài tác ng thì c ng t PxIFG tương ng s ư c set lên 1 và t o ra yêu c u ng t. Ví d : vi t chương trình s d ng ng t ngoài dùng P1.0 ta có th thi t l p như sau: Trang 20