Kiến trúc ASIC

Bài viết đề xuất hai kiến trúc ASIC cho bộ ước lượng chuyển động nguyên dựa trên thuật toán Full-Search cho chuẩn nén video H.264. Trong thiết kế, chúng tôi thực hiện tối ưu phần cứng cho bộ cộng SAD 2 chiều, cải tiến mảng lưu trữ tìm kiếm kết hợp với việc tính toán song song đa đầu vào cho thông lượng tính toán cao, tăng hiệu quả truy cập bộ nhớ. Mời các bạn cùng tham khảo!

4p wangziyi_1307 26-04-2022 28 3   Download

Kiến trúc bộ nhân được thiết kế dựa trên thuật toán CORDIC góc xoay thích nghi sử dụng Chip FPGA Stratix IV của Altera và tổng hợp SOTB công nghệ 65nm để xây dựng và kiểm tra. Trên chip FPGA, tần số hoạt động của bộ nhân là 107.4 MHz, tốc độ thực thi hệ thống là 17.56 triệu mẫu trên giây (Mega-Sample per second – MSps) và tài nguyên được sử dụng là 7,750 ALUTs và 625 thanh ghi. Mặt khác, tổng hợp ASIC sử dụng 16,858 standard cells trên 83,777µm2 diện tích chip, đạt được tần số là 163 MHz và tốc độ hệ thống là 26.66 MSps.

6p viclerkmaxwel 16-02-2022 55 2   Download

Bài viết trình bày về thiết kế phần cứng lõi mã hóa xác thực AESGCM trên ASIC có hiệu năng cao về sử dụng thông lượng. Lõi AES-GCM đề xuất dùng kiến trúc AES đường ống hoàn toàn và thuật toán GCM nhiều nhánh song song để tăng thông lượng.

8p viengland2711 23-07-2019 46 6   Download

Mời các bạn cùng tham khảo nội dung phần "Cảm biến thông minh, một số ứng dụng" thuộc bài giảng Đo lường - Cảm biến dưới đây để nắm bắt được những kiến thức về cấu trúc dạng ASIC, ví dụ về cảm biến thông minh, động cơ thông minh,... Với các bạn đang học chuyên ngành Vật lý thì đây là tài liệu tham khảo hữu ích.

9p phanliem94 01-10-2015 322 72   Download

 Nội dung đồ án "Biện pháp thỏa đáng bảo mật vô tuyến với FPGA và ASIC" gồm có: Giới thiệu chung về bảo mật vô tuyến, kiến trúc bảo mật mạng GSM, kiến trúc bảo mật mạng W-CDMA, ứng dụng FPGA trong bảo mật vô tuyến.

29p thienthannho_hd 02-05-2015 72 12   Download

Bài giảng Thiết kế logic số (VLSI Design) - Chương IV: Thiết kế mạch số trên FPGS trình bày phần 4.1; giới thiệu về khái niệm FPGA; kiến trúc FPGA; công nghệ tái cấu trúc FPGA; so sánh FPGA với CPLD, SPLD, ASIC, DSP; các ứng dụng của FPGA;...Mời bạn đọc cùng tham khảo.

29p thanglxkmhd 20-06-2014 142 18   Download

Đề tài nghiên cứu thiết kế một ứng dụng của công nghệ ASIC. Sử dụng FPGA thực hiện bộ điều khiển PID số cho động cơ DC. Nhân điều khiển là một bộ vi xử lý chuyên dụng được thiết kế dựa trên cấu trúc MAC (multiplier/accumulator). Với cấu trúc MAC, phương trình sai phân bậc 2 được thực hiện trong 4 chu kỳ xung clock hệ thống, nhờ kết hợp phép cộng dồn và

5p meoden89nd 20-01-2011 438 154   Download

Digital Processing Tradeoffs This chapter addresses digital hardware architectures for SDRs. A digital hardware design is a configuration of digital building blocks. These include ASICs, FPGAs, ADCs, DACs, digital interconnect, digital filters, DSPs, memory, bulk storage, I/O channels, and/or general-purpose processors. A digital hardware architecture may be characterized via a reference platform, the minimum set of characteristics necessary to define a consistent family of designs of SDR hardware....

35p tienvovan 11-09-2010 80 14   Download

Segment Design Tradeoffs I. OVERVIEW The six steps in the systems-level design process associated with the software radio are illustrated in Figure 6-1. The tradeoffs proceed from front end to back end. The choice of antennas (step 1 in the figure) determines the number and bandwidth of RF channels (step 2). This, in turn, constrains the numbers and bandwidths of ADCs (step 3). Some waveforms may require dedicated ASICs (e.g., W-CDMA despreaders) in front of the ADCs. Additional parallel IF processing and ADC paths may be necessary to support multiple-service bands simultaneously....

8p tienvovan 11-09-2010 98 9   Download