Bài giảng Thiết kế IC: Phần 2 - Nguyễn Đức Tiến

Chia sẻ: Minh Vũ | Ngày: | Loại File: PDF | Số trang:6

Thêm vào BST

Báo xấu

103
lượt xem 6
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Thiết kế IC - Phần 2: FPGA, ASIC" cung cấp cho người đọc các kiến thức: Lịch sử, tổng quan thiết kế IC, các nguyên tắc của ASIC, chiến lược thiết kế ASIC, quy trình thiết kế ASIC, phân cấp các mức thiết kế, phân loại ASIC, từ ASIC đến FPGA,... Mời các bạn cùng tham khảo.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Thiết kế IC: Phần 2 - Nguyễn Đức Tiến

9/5/2011 1/4 1980s, VLSI xuất hiện thiết kế IC theo nhu cầu. Phần II: Độ phức Field Programmable Gate Array Application Specific Integrated Circuit tạp tăng 40% mỗi • Tổng quan (1) năm. • Kiến trúc (2) Nhu cầu • Qui trình thiết kế FPGA, ASIC (1) • Giới thiệu công cụ thiết kế và triển khai (4) thiết kế tăng 15% mỗi năm Mức ñộ tích hợp của PCB trên mỗi die 2/4 3/4 Mật ñộ Tốc ñộ truy Intel 4004 (1971) - thiết kế thủ công Silicon, 2010 (Gb/cm2) xuất (ns) DRAM 8.5 10 Die Area: 2.5x2.5 cm DRAM (logic) 2.5 10 Voltage: 0.6 V SRAM (cache) 0.3 1.5 Technology:0.07 µm Mật ñộ Năng lượng Xung ñồng hồ (Mgate/cm2) (W/cm2) (GHz) Custom 25 54 3 Std. Cell 10 27 1.5 Gate 5 18 1 Single-Mask GA 2.5 12.5 0.7 FPGA 0.3 4.5 0.25 email ktmt@soict.hut.edu.vn 29 email ktmt@soict.hut.edu.vn 30 1
9/5/2011 4/4 1/3 ASIC ra ñời so nhu cầu về các hoạt ñộng thiết kế ASIC, IC chuyên dụng. ngày càng tăng. ASIC không ñồng nhất với custom IC. IC chuẩn: ROM, RAM, DRAM, Processor, etc. Hội nghị các vi mạch tùy biến theo khách hàng ASIC: chip cho ñồ chơi biết nói, chip cho 1 vệ tinh, chip của IEEE ñưa ra các tài liệu hướng dẫn phát triển cho bộ xử lý dưới dạng cell cùng với mạch logic. custom IC. Thiết kế = IC chuẩn + custom IC Qui tắc phổ biến: “Nếu một IC xuất hiện trong Từ custom IC thuật ngữ Application Specific IC sách tra cứu, thì ñó không phải là ASIC”. Application Specific Standard Product. email ktmt@soict.hut.edu.vn 31 1/2 2/2 ASIC ñem lại cơ hội sản xuất với số lượng lớn; Có công cụ CAD cần thiết ñể ñạt ñược hiệu quả các bộ phận ñược tiêu chuẩn hóa ñể nhanh chóng trong chiến lược thiết kế: trở thành sản phẩm thương mại. Thiết kế mức hệ thống: VHDL Giá thành giảm theo số lượng. Thiết kế mức vật lý, từ VHDL tới silicon, timing closure None Reducing Cost. (Monterey, Magma, Synopsys, Cadence, Avant!) Quy trình Cost Down trong các nhà máy. Chiến lược thiết kế: Hierarchy - phân cấp; Hiệu quả kinh tế trong thiết kế Regularity; Modularity - mô ñun; Locality. Thực hiện prototype nhanh với số lượng thấp. Thiết kế theo nhu cầu, chuyên sâu, số lượng lớn. email ktmt@soict.hut.edu.vn 33 email ktmt@soict.hut.edu.vn 34 2
9/5/2011 Ý tưởng thiết kế Thiết kế là một quá trình liên tục cân ñối các tham Simulink Đặc tả thiết kế số ñầu vào, ñể ñạt ñược hiệu quả mong ñợi. c := a + b; Thiết kế hệ thống if (c == 1) then cf := 1; HDL Hiệu năng Giả lập • chức năng, thời gian, tốc ñộ, năng lượng Thiết kế mức cổng Kích thước die Tổng hợp Synopsys Thư viện cell • chi phí sản xuất Giả lập Thời gian thiết kế Layout Cadence Kiểm tra Layout • lập lịch và chi phí nghiên cứu Sản xuất Test và Stability Test Novelus Kiểm thử chip • lập lịch, chi phí nguồn lực, chi phí sản xuất Sản phẩm email ktmt@soict.hut.edu.vn 35 email ktmt@soict.hut.edu.vn 36 1/2 CPLD FPGA Mức hệ thống Gate Array Programable Logic Device Full Custom IC Cell Base IC • Thiết kế rất • Các cell là • Dựa trên • Các trans tạo phức Flip- công nghệ sẵn thảnh tạp, hàng Flop, gate, ROM/PROM, mảng, và Mức mô-ñun trăm man- hoặc bộ xử cấu tạo chỉ nhà thiết kế year lý ñã ñược gồm các lớp thực hiện chức năng ñịnh nghĩa cổng việc tạo các • ~ 25M gate trước, ñược AND, OR và liên kết nối Mức cổng tái sử dụng một số Flip giữa chúng lại, Flop. bằng cách • Phải sản sử dụng các Mức mạch xuất với số thư viện cell lượng cực • Sản xuất • Sản phẩm với số khá ñơn giản và CAD. lớn mới lượng 100k với khoảng sản phẩm/ 1K gate. • Sản xuất ñơn Mức thiết bị năm lẻ ñược. • Sản xuất ñơn lẻ ñược email ktmt@soict.hut.edu.vn 37 email ktmt@soict.hut.edu.vn 38 3
9/5/2011 2/2 1/4 Phát sinh thứ 1: FPGA, PLD, Một khi chip ASIC càng mạnh thì thiết kế càng CPLD ñược tinh vi, phức tạp, càng tiềm tàng những sai sót xếp vào nhóm lớn. các IC lập trình Các phần mềm hỗ trợ, giả lập chưa thực sự ñược bởi phản ánh hết ñược hoạt ñộng thực tế của hệ người dùng thống. Để kiểm tra thiết kế, người kĩ sư buộc phải ñặt các nhà sản xuất sản xuất chip ñơn lẻ và kiểm tra trên các ứng dụng, môi trường thực tốn thời gian, và tiền bạc. cần hệ nền kiểm thử phần cứng nhanh chóng. email ktmt@soict.hut.edu.vn 39 email ktmt@soict.hut.edu.vn 40 2/4 3/4 Năm 1984, Ross Freeman, Bernard Phát sinh thứ 2: Vonderschmitt, ñồng sáng lập công ty Xillinx. Các nhà sản xuất lớn chỉ cung cấp các chip Năm 1985, Xilinx ñưa ra dòng FPGA thương mại thông dụng trên thị trường, với số lượng lớn. ñầu tiên, XC2064. Năm 2006, Freeman ñược bỏ qua nhu cầu về các IC chuyên dụng có số vinh danh tại National Inventors Hall of Fame vì lượng thấp, nhưng tổng nhu cầu thì rất lớn. sáng chế này. Phát sinh thứ 3: FPGA dựa trên các công nghệ nền tảng như Ban ñầu, các chip lập trình ñược có giá thành PROM và PLD, nhưng với kiến trúc mới hiệu khá cao và tốc ñộ chậm, chỉ sử dụng trong các quả hơn. phòng thí nghiệm. Các thiết kế IC ñược thử nghiệm prototype trên Khi công nghệ sản xuất phát triển vượt bậc, thì các chip FPGA ngay lập tức tiết kiệm thời các chip lập trình ñược ngày càng mạnh và rẻ gian và tiền bạc. ứng dụng ñại trà. email ktmt@soict.hut.edu.vn 41 email ktmt@soict.hut.edu.vn 42 4
9/5/2011 4/4 vs Hệ quả: Chân trời mới CustomIC FPGA FPGA không chỉ là chip prototype trong các phòng thí nghiệm, mà thực sự trở thành sản phẩm thường mại ñại chúng. Chi phí chế tạo lớn Chi phí chế tạo thấp Thị trường phần cứng ñược cung cấp một dòng sản phẩm có thể thiết kế và sử dụng ñược ngay. Tối ưu tốc ñộ, năng Tối ưu tính năng lượng… Các công ty vừa nhỏ, các kỹ sư hoạt ñộng ñộc lập, không phải lệ thuộc vào các IC của các nhà sản xuất lớn tự do sáng tạo. Sản xuất lớn Sản xuất nhỏ email ktmt@soict.hut.edu.vn 43 email ktmt@soict.hut.edu.vn 44 1/2 1/2 Nguyên nhân sử dụng chip ASIC prototyping System On Chip Other Hard IP IP-based Easiest to use 3% Hard IP EDA ... 4% Soft IP Quality, Tools Reliability Soft IP ... 9% Flexibility & Expandability Others Complete 31% Platform-based Solution 18% Soft IP EDA Tools Integrator EDA Best Hard IP Lowest Cost Performance Lowest 17% (thoughput Power Others EDA speed) Tools 3% 15% Application specific integration platform Derivative email ktmt@soict.hut.edu.vn 45 email ktmt@soict.hut.edu.vn 46 5
9/5/2011 RCC, Reconfigurable Computing. Ví dụ: RAM, ROM, PLA, PAL. Input: Địa chỉ Output: Giá trị Giá trị = f(Địa chỉ) y = f(x) FPGA với tính chất lập trình ñược cao, ưu việt, là ñại diện của RCC. Intel Core i7 die email ktmt@soict.hut.edu.vn 47 email ktmt@soict.hut.edu.vn 48 6