Đề tài: Hệ thống giám sát, truyền phát nhiệt độ sử dụng sóng RF tần số 2.4GHz
lượt xem 45
download
Đề tài "Hệ thống giám sát, truyền phát nhiệt độ sử dụng sóng RF tần số 2.4GHz" trình bày nội dung thông qua các chương sau: chương 1 mô tả đề tài, chương 2 thiết kế phần cứng, chương 3 hoàn thiện sản phẩm.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Đề tài: Hệ thống giám sát, truyền phát nhiệt độ sử dụng sóng RF tần số 2.4GHz
- TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ VIỄN THÔNG ====o0o==== BÁO CÁO PROJECT 2 ĐỀ TÀI: HỆ THỐNG GIÁM SÁT,TRUYỀN PHÁT NHIỆT ĐỘ SỬ DỤNG SÓNG RF TẦN SỐ 2.4GHZ GVHD : Ths.Dương Thanh Ph ương Sinh viên : Tào Tuấn Mạnh ĐTTT7K56 20111842 Trần Thị Minh Tuyến ĐTTT8K56 20112466
- Hà Nội,12/2014
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương LỜI NÓI ĐẦU Ngày nay phương thức truyền nhận dữ liệu không dây đang ngày càng phát triển và được ứng dụng rộng rãi trong khoa học kỹ thuật, trong cuộc sống. Các hệ thống không dây thường nhỏ gọn, tiết kiệm chi phí do không phải sử dụng dây nối. Các hệ thống không dây thường sử dụng sóng wifi, sóng RF. Những ứng dụng, hệ thống cỡ nhỡ, trung bình thì sử dụng sóng wireless để truyền nhận dữ liệu là một lựa chọn hợp lí. Một hệ thống không dây không chỉ nhỏ gọn nó còn đòi hỏi phải tiết kiệm năng lượng để hệ thống có thể sử dụng trong thời gian dài với các nguồn cấp độc lập như pin, năng lượng mặt trời. Vì vậy,chúng em lựa chọn đề tài “Hệ thống giám sát, truyền phát nhiệt độ sử dụng sóng RF tần số 2.4GHz” .Do kiến thức còn hạn chế nên bài báo cáo không tránh khỏi còn nhiều sai sót, chúng em mong nhận được sự góp ý của thầy để bài báo cáo hoàn thiện hơn. Page 3
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Lời nói đầu……………………………………………………………………… …………1 DANH MỤC HÌNH ẢNH Hình 1.1. Sơ đồ khối chức năng………………………………………………........……..4 Hình 2.1. Sơ đồ khối vi điều khiển MSP430x2xx..............................................................5 Hình 2.2. Sơ đồ chân MSP430G2553................................................................................6 Hình 2.3. Sơ đồ các thanh ghi trong CPU MSP430……………………………………...9 Hình 2.4. Sơ đồ khối module nRF24L0…………............................................................10 Page 4
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.5 Sơ đồ chân nRF24L01……………………………………………………….....11 Hình 2.6. Sơ đồ nguyên lý module nRF24L0….................................................................12 Hình 2.7. Sơ đồ khối DS18B20…………………………………………………………..12 Hình 2.8. Sơ đồ chân của DS18B20...................................................................................13 Hình 2.9. Sơ đồ khối hiển thị LCD.....................................................................................14 Hình 2.10. LCD 16x2…………………………………………………………………….15 Hình 3.1. Layout Master.....................................................................................................16 Hình 3.2. Layout Slave.......................................................................................................17 Hình 3.3. Hình ảnh sản phẩm.............................................................................................18 Page 5
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương DANH SÁCH BẢNG BIỂU Hình 2.1. Tổ chức bộ nhớ…………………………………………………………...........10 Hình 2.2. Điều kiện làm việc của nRF24L01…………………………………………….12 Hình 2.3. Các chế độ hoạt động cảu nRF24L01.................................................................12 Page 6
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương NỘI DUNG Chương 1 Mô tả đề tài 1.1. Yêu cầu chức năng Giám sát, truyền phát song song giữa một Master và một Slave,hiển thị nhiệt độ lên LCD 1.2. Yêu cầu phi chức năng Sử dụng dòng vi điều khiển MSP430 của Texas Instrument,cụ thể là MSP430G2553 Module thu phát sóng RF nRF24L01 của Nordic Cảm biến nhiệt độ DS18B20 PCB nhỏ gọn Nguồn áp thấp 3.3V Khoảng cách truyền nhận dữ liệu của các module từ 30m – 40m. 1.3. Sơ đồ khối chức năng Hình 1.1 Sơ đồ khối chức năng Page 7
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Chương 2 Thiết kế phần cứng 2.1. Khối xử lý : vi điều khiển MSP430G2553 a)Giới thiệu về dòng VĐK MSP430 của TI. MSP430 là một họ vi điều khiển 16 bit có cấu trúc RISC của Texas Instrument.Đây là dòng vi điều khiển sử dụng điện áp thấp 1.8V3.6V, tiêu thụ dòng thấp. Nó kết hợp các đặc tính của CPU hiện đại và các thiết bị ngoại vị. Với CPU sử dụng nguồn xung dao động nội nên khả năng xử lí CPU nhanh và tiện lợi cho việc thiết kế mạch. MSP430 hỗ trợ các chuẩn giao tiếp : UART, SPI, I2C, IrDA để VĐK MSP430 có thể giao tiếp với các thiết bị ngoại vi, các bộ nhớ ngoại, các vi điều khiển khác. Bên trong VĐK còn tích hợp một cảm biến nhiệt độ. Ngoài ra nó còn hỗ trợ bộ chuyển đổi ADC, DAC nội tích hợp trong VĐK. MSP430 là một lựa chọn hợp lí cho các ứng dụng nhỏ gọn, tiết kiệm năng lượng. b)VĐK MSP430G2553. b1)Thông số kỹ thuật của MSP430G2553. +Nguồn điện thế sử dụng trong khoảng từ 1.8V đến 3.6V. Chế độ hoạt động: 270 µA tại 1MHz và 2.2V. Chế độ ngủ: 0.7 µA. Chế độ không hoạt động: 0.1 µA. Thời gian thức dậy từ chế độ ngủ ít hơn 1µs. +Cấu trúc RISC 16 Bit, mỗi chu kỳ lệnh hoạt động mất 62.5ns. +Hỗ trợ các giao diện giao tiếp như: UART, SPI. +Hỗ trợ một timer A. +Bộ chuyển đổi ADC 10Bit với tốc độ chuyển đổi lên đến 200ksps. +Bộ nhớ flash 16KB. +Bộ nhớ RAM 512B. Page 8
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.1: Sơ đồ khối vi điều khiển MSP430x2xx Hình 2.2 : Sơ đồ chân MSP430G2553. DVCC(Pin 1): Nối với nguồn cung cấp P1.0/ TA0CLK/ ACLK/A0/CA0(Pin 2): Chân chức năng vào/ra số. Timer0_A, tín hiệu clock ngõ vào TACLK . Ngõ ra xung ACLK. Ngõ vào tương tự A0 của ADC10. Bộ so sánh Comparator_A+, ngõ vào CA0. P1.1/ TA0.0/ UCA0RXD/ UCA0SOMI/ A1/CA1 (Pin 3): Chân chức năng vào/ra số. Timer0_A, capture: ngõ vào CCI0A, compare: Out0 ngõ ra / BSL transmit. USCI_A0 ngõ vào nhận dữ liệu trong chế độ UART. USCI_A0 Dữ liệu ra Slave/ vào Master trong chế độ SPI . Page 9
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương (1). ADC10 ngõ vào tương tự A1 Comparator_A+, ngõ vào CA1. P1.2/ TA0.1/ UCA0TXD/ UCA0SIMO/ A2/CA2 (Pin 4): Chân chức năng vào/ra số Timer0_A, capture: CCI1A ngõ vào, compare: Out1 ngõ ra. USCI_A0 ngõ ra truyền dữ liệu trong chế độ UART . USCI_A0 Dữ liệu vào Slave/ra Master trong chế độ SPI. (1) ADC10 ngõ vào tương tự A2 Comparator_A+, CA2 ngõ vào. P1.3/ ADC10CLK/ A3/VREF/VEREF/ CA3/CAOUT( Pin 5): Chân chức năng vào/ra số . (1). ADC10, ngõ ra xung nhịp chuyển đổi ADC10 ngõ vào tương tự A3 ADC10 Đi ệ n áp tham chi ế u âm. Comparator_A+, CA3 ngõ vào. Comparator_A+, ngõ ra. P1.4/ SMCLK/ UCB0STE/ UCA0CLK/ A4/VREF+/VEREF+/ CA4/TCK (Pin 6): Chân chức năng vào/ra số. SMCLK tín hiệu ngõ ra. USCI_B0 Cho phép Slave truyền. USCI_A0 clock ngõ vào/ngõ ra . (1). ADC10 ngõ vào tương tự A4 ADC10 điện áp tham chiếu dương. Comparator_A+, CA4 ngõ vào. JTAG xung nhịp kiểm tra, ngõ vào nối tiếp cho thiết bị n ạp và kiểm tra chương trình. P1.5/ TA0.0/ UCB0CLK/ UCA0STE/ A5/CA5/TMS (Pin 7):\ Chân chức năng vào/ra số. Timer0_A, compare: Out0 ngõ ra / BSL nhận . USCI_B0 clock ngõ vào/ngõ ra. USCI_A0 cho phép slave truyền. ADC10 ngõ vào tương tự A5 . Comparator_A+, CA5 ngõ vào. JTAG lựa chọn chế độ kiểm tra, ngõ vào nối tiếp cho thiết bị nạp và kiểm tra chương trình. Page 10
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương P2.0/TA1.0 (Pin 8): Chân chức năng vào/ra số. Timer1_A, capture: CCI0A ngõ vào, compare: Out0 ngõ ra. P2.1/TA1.1 (Pin 9): Chân chức năng vào/ra số. Timer1_A, capture: CCI1A ngõ vào, compare: Out1 ngõ ra. P2.2/TA1.1( Pin 10): Chân chức năng vào/ra số. Timer1_A, capture: CCI1B ngõ vào, compare: Out1 ngõ ra. P2.3/TA1.0 (Pin 11): Chân chức năng vào/ra số. Timer1_A, capture: CCI0B ngõ vào, compare: Out0 ngõ ra. P2.4/TA1.2( Pin 12): Chân chức năng vào/ra số . Timer1_A, capture: CCI2A ngõ vào, compare: Out2 ngõ ra. P2.5/TA1.2 (Pin 13): Chân chức năng vào/ra số . Timer1_A, capture: CCI2B ngõ vào, compare: Out2 ngõ ra. P1.6/ TA0.1/ A6/ CA6/UCB0SOMI/ UCB0SCL/TDI/TCLK (Pin 14): Chân chức năng vào/ra số . Timer0_A, compare: Out1 ngõ ra . ADC10 ngõ vào tương tự A6 . Comparator_A+, CA6 ngõ vào. USCI_B0 ngõ ra slave/ngõ vào master trong chế độ SPI USCI_B0 xung nhịp SCL I2C trong chế độ I2C. JTAG kiểm tra dữ liệu ngõ vào hoặc kiểm tra xung nhịp ngõ vào trong khi chạy hoặc kiểm tra chương trình. P1.7/ A7/ CA7/CAOUT/ UCB0SIMO/ UCB0SDA/ TDO/TD I (Pin 15): Chân chức năng vào/ra số Chân chức năng vào/ra số. ADC10 ngõ vào tương tự A7 Comparator_A+, CA7 ngõ vào Comparator_A+, ngõ ra USCI_B0 Ngõ vào slave, ngõ ra master trong chế độ SPI USCI_B0 SDA I2C dữ liệu vào trong chế độ I2C JTAG JTAG kiểm tra dữ liệu ngõ ra hoặc kiểm tra xung nhịp ngõ vào trong khi Page 11
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương chạy hoặc kiểm tra chương trình. RST/ NMI/SBWTDIO( Pin 16): Reset Ngắt ngõ vào không che SpyBiWire kiểm tra dữ liệu ngõ vào/ngõ ra trong khi chạy và kiểm tra chương trình TEST/SBWTCK( Pin 17): Lựa chọn chế độ kiểm tra chân JTAG trên Port 1. Cầu chì bảo vệ thiế bị đến TEST. SpyBiWire kiểm tra xung nhịp ngõ vào trong khi chạy và kiểm tra chương trình XOUT/P2.7( Pin 18): Ngõ ra nội của bộ giao động thạch anh Chân chức năng vào/ra số XIN/ P2.6/TA0.1 (Pin 19): Ngõ vào nội của bộ giao động thạch anh Chân chức năng vào/ra số Timer0_A, compare: Out1 ngõ ra DVSS (Pin 20) :Chân nối mass. b2)Tìm hiểu CPU của MSP430G2553. CPU của vi điều khiển MSP430g2553 có kiến trúc RISC 16 Bit (Reduced Intruction Set Computer) là một kiến trúc vi xử lý theo hướng đơn giản hóa tập lệnh. Các lệnh được xây dựng để có thể thực hiện với chỉ 1 chu kỳ máy. Mặt khác, bus dữ liệu và bus địa chỉ (có độ rộng 16 Bit) tách rời nhau điều này giúp cho quá trình đọc dữ liệu và mã lệnh có thể diễn ra đồng thời do đó nâng cao hiệu suất làm việc của vi điều khiển. CPU của vi điều khiển MSP430g2553 gồm 16 thanh ghi 16 Bit. Trong đó R0 đến R3 có các chức năng đặc biệt như: thanh ghi đếm chương trình, thanh ghi con trỏ, thanh ghi trạng thái, thanh ghi hằng. Các thanh ghi còn lại được sử dụng với mục đích chung. Page 12
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.3: Sơ đồ các thanh ghi trong CPU MSP430 Tổ chức bộ nhớ. Bảng 2.1: Tổ chức bộ nhớ. Bộ nhớ Dung lượng Địa chỉ ROM: 16kB + Bộ nhớ vector ngắt 0xFFFF to + Bộ nhớ chương trình 0xFFC0 0xFFFF to 0xC000 RAM 512 Byte 0x03FF to 0x0200 Ngoại vi: + 16 bit. 0x01FF to + 8 bit. 0x0100 + 8 bit FSR. 0x0FF to 0x010 0x0Fh to 0x00 2.2. Khối truyền phát : Module nRF24L01 a) Giới thiệu nRF24L01 là một trong những dòng sản phẩm của nhà sản xuất Nordic (Nauy), có chức năng thu phát tín hiệu qua sóng RF sử dụng điện áp thấp (3.3V). Một vài điểm chính của chip nRF24L01: Thực hiện chức năng thu phát dữ liệu bằng sóng RF tần số 2.4GHz. Sử dụng dạng sóng điều chế GFSK. Page 13
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Tốc độ truyền tải dữ liệu trong không khí 1Mbp – 2Mbp. Tiêu thụ năng lượng thấp, sử dụng điện áp thấp (3.3V). Sử dụng giao thức phần cứng Shockburst. + Tự động tạo gói dữ liệu (Preamble, Address, CRC). + Tự động phát hiện gói dữ liệu và xác nhận. + Lựa chọn dữ liệu từ 132 Byte. + Có khả năng truyền lại dữ liệu + Tự động xác nhận mã ACK. + Có 6 đường dẫn để truyền nhận dữ liệu. Sử dụng giao thức SPI để trao đổi dữ liệu với Vi điều khiển, tốc độ truyền nhận dữ liệu lên tới 10Mbp. Một số ứng dụng cơ bản của nRF24L01: Thiết bị ngoại vi máy tính không dây. Ứng dụng trong chuột, bàn phím và điều khiển từ xa. Điều khiển từ xa bằng sóng RF cho các thiết bị điện tử tiêu dùng. Mạng cảm biến với điện năng cực thấp. Tự động hóa trong thương mại và gia dụng Ứng dụng trong đồ chơi. b) Sơ đồ khối Hình 2.4 : Sơ đồ khối module nRF24L01 c) Sơ đồ chân Page 14
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.5: Sơ đồ chân nRF24L01 d) Điều kiện làm việc Bảng 2.2: Điều kiện làm việc của nRF24L01. Symbol Thông số Notes Min. Typ. Max. Units VDD Điện áp cung cấp 1.9 3.0 3.6 V VDD Điện áp tín hiệu ngõ vào >3.6V 2.7 3.0 3.3 V TEMP Nhiệt độ làm việc 40 +27 +85 ºC e) Hoạt động của nRF24L01. nRF24L01 có năm chế độ hoạt động cơ bản được điều khiển bởi các bit PWR_UP, PRIM_RX trong thanh ghi CONFIG và chân CE. Bảng 2.3 : Các chế độ hoạt động của nRF24L01. Mode PWR_UP Bit PRIM_RX Bit CE RX mode 1 1 1 TX mode 1 0 1 1 0 Xung cao tối thiểu TX mode 10μs StandbyII 1 0 1 StandbyI 1 0 PowerDow 0 n Page 15
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương g) Sơ đồ nguyên lý Hình 2.6: Sơ đồ nguyên lý module nRF24L01 2.3. Khối cảm biến : DS18B20 a) Giới thiệu Là cảm biến nhiệt độ digital của hãng Dalas. Sử dụng giao thức chuẩn Onewire để giao tiếp dữ liệu với thiết bị điều khiển. Có thể đo nhiệt độ từ 55o C đến 1250C. Nguồn cung cấp từ 3V đến 5.5V. Chuyển đổi nhiệt độ thành dữ liệu số 912 bit. b) Sơ đồ khối Page 16
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.7: Sơ đồ khối DS18B20 c) Sơ đồ chân Hình 2.8 : Sơ đồ chân của DS18B20. Pin 1 : Chân GND Pin 2: Chân DQ dữ liệu ngõ ra. Pin 3: Chân Vdd nối nguồn. d) Hoạt động chuyển đổi nhiệt độ Nhiệt độ được chuyển đổi thành dữ liệu số từ 912 bit, tương đương với độ phân giải 0.5oC, 0.25oC, 0.125oC, 0.0625oC thông qua mã lệnh chuyển đổi 44h. Độ phân giải mặc định của DS18B20 là 12 bit (0.0625oC). Để cài đặt độ phân giải ta thay đổi thanh ghi cấu hình của DS18B20( Byte 4 của bộ nhớ đệm). Page 17
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Bảng 4.1 : Lựa chọn độ phân giải cho DS18B20 R1 R0 Độ phân giải 0 0 9 bit 0 1 10 bit 1 0 11 bit 1 1 12 bit Dữ liệu sau khi chuyển đổi sẽ được lưu trong byte 0, byte 1 của bộ nhớ đệm. Page 18
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Trong đó S: là bit dấu: S = ‘0’ nếu nhiệt độ dương, =’1’ nếu nhiệt độ âm. Với các độ phân giải thấp hơn các bit thấp nhấp trong byte 0 sẽ lưu ‘0’. 2.4. Khối hiển thị : LCD 16x2 LCD 16x2 được sử dụng để hiển thị giao diện trong quá trình đăng nhập, hiển thị và thiết lập thời gian a) Sơ đồ nguyên lý Hình 2.9 : Sơ đồ khối hiển thị LCD b) Cấu tạo và hoạt động Page 19
- BÁO CÁO PROJECT 2 GVHD: Ths.Dương Thanh Phương Hình 2.10 : LCD 16x2 LCD 16x2 là Text LCD được chia sẵn thành từng ô và ứng với mỗi ô chỉ có thể hiển thị một ký tự ASCII, được phân chia thành 2 hàng, mỗi hàng có 16 ô. Nguyên lý hoạt động: Chân VCC, VSSvà VEE: Các chân VCC, VSSvà VEE: Cấp dương nguồn 5v và đất tương ứng thì VEE được dùng để điều khiển độtương phản của LCD. Chân chọn thanh ghi RS (Register Select): Có hai thanh ghi trong LCD, chân RS(Register Select) được dùng đểchọn thanh ghi, nhưsau: Nếu RS = 0 thì thanh ghi mà lệnh được chọn đểcho phép người dùng gửi một lệnh chẳng hạn như xoá màn hình, đưa con trỏvề đầu dòng v.v… Nếu RS = 1 thì thanh ghi dữ liệu được chọn cho phép người dùng gửi dữliệu cần hiển thịtrên LCD. Chân đọc/ ghi (R/W): Đầu vào đọc/ ghi cho phép người dùng ghi thông tin lên LCD khi R/W = 0 hoặc đọc thông tin từnó khi R/W = 1. Chân cho phép E (Enable): Chân cho phép E được sửdụng bởi LCD để chốt dữ liệu của nó. Khi dữliệu được cấp đến chân dữliệu thì một xung mức cao xuống thấp phải được áp đến chân này đểLCD chốt dữliệu trên các chân dữ liêu. Xung này phải rộng tối thiểu là 450ns. Chân D0 D7: Đây là 8 chân dữliệu 8 bít, được dùng đểgửi thông tin lên LCD hoặc đọc nội dung của các thanh ghi trong LCD. Tuy nhiên trong mạch sử dụng LCD 4 bit nên 4 chân D0D3 sẽ không sử dụng. Đểhiển thịcác chữcái Page 20
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Đồ án tốt nghiệp: Hệ thống giám sát nông nghiệp bằng công nghệ IoT
108 p | 997 | 95
-
Tiểu luận: Xây dựng hệ thống giám sát và điều khiển từ xa trạm thu phát sóng di động BTS
20 p | 256 | 69
-
Đồ án tốt nghiệp: Thiết kế và thi công hệ thống giám sát và điều khiển thiết bị trong nhà kết hợp Wifi và Lora
102 p | 355 | 65
-
BÁO CÁO " THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG GIÁM SÁT HÀNH TRÌNH SỬ DỤNG ĐỊNH VỊ TOÀN CẦU "
5 p | 267 | 62
-
Đồ án tốt nghiệp: Ứng dụng công nghệ IoT để thiết kế hệ thống giám sát và điều khiển thiết bị công nghiệp
105 p | 214 | 54
-
Đồ án tốt nghiệp Kỹ thuật điện tử truyền thông: Thiết kế và thi công hệ thống giám sát trang trại chăn nuôi
76 p | 131 | 39
-
Đồ án tốt nghiệp: Thiết kế và thi công hệ thống giám sát điện năng tiêu thụ trong hộ gia đình
126 p | 166 | 37
-
Luận văn Thạc sĩ Kỹ thuật: Thiết kế hệ thống giám sát điều khiển thiết bị điện ứng dụng công nghệ Zigbee 802.15.4 và Ethernet
123 p | 152 | 33
-
Luận văn Thạc sĩ Hệ thống thông tin: Ứng dụng Webgis trong hệ thống giám sát bệnh truyền nhiễm
56 p | 135 | 16
-
Tóm tắt luận văn Thạc sĩ Kỹ thuật: Xây dựng hệ thống giám sát và điều khiển từ xa trạm bơm thoát nước trên địa bàn thành phố Đà Nẵng
26 p | 106 | 12
-
Luận văn Thạc sĩ: Xây dựng hệ thống giám sát và cảnh báo sự thay đổi nội dung trang Web
69 p | 64 | 11
-
Luận văn Thạc sĩ Công nghệ thông tin: Hệ thống giám sát và cảnh báo sử dụng cảm biến và camera trong gia đình
41 p | 38 | 8
-
Luận văn Thạc sĩ Kỹ thuật: Xây dựng hệ thống giám sát mạng dành cho bệnh viện đa khoa cấp tỉnh với mã nguồn mở
97 p | 21 | 8
-
Luận văn Thạc sĩ Kinh tế: Hệ thống giám sát tài chính tại Việt Nam
118 p | 46 | 8
-
Đề tài nghiên cứu khoa học cấp trường: Nghiên cứu mô hình giám sát thảm họa và môi trường bờ biển Việt Nam
43 p | 49 | 7
-
Luận văn Thạc sĩ Khoa học: Thiết kế hệ thống giám sát liên tục nồng độ khí thải của Nhà máy xi măng
74 p | 30 | 7
-
Luận văn Thạc sĩ Khoa học lâm nghiệp: Nghiên cứu hoàn thiện hệ thống giám sát và đánh giá tác động của Dự án Khôi phục rừng và quản lý rừng bền vững ở các tỉnh Quảng Nam, Quảng Ngãi, Bình Định và Phú Yên (Dự án KfW6)
126 p | 19 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn