Điều khiển logic: Phần 2

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:302

Thêm vào BST

Báo xấu

14
lượt xem 3
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nối tiếp phần 1, phần 2 của tài liệu "Điều khiển logic" tiếp tục trình bày các nội dung chính sau: Các hệ thống điều khiển logic nối cứng; Các thiết bị, phần tử logic có tiếp điểm sử dụng trong hệ điều khiển logic; Một số mạch điều khiển logic điện từ để điều khiển quá trình mở máy và hãm máy các loại động cơ điện. Mời các bạn cùng tham khảo để nắm nội dung chi tiết.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Điều khiển logic: Phần 2

PHRN II CÁC HỆ THỐNG ĐIỂU KHIỂN LOGIC NỚI CÚNG Trong phần trước chúng ta đã giải quyết vấn đề từ yêu cầu điều khiển công nghệ tìm được hàm logic tổ hợp hay logic dãy, hoặc grafcet trình bày nhiệm vụ thư tương ứng. Trong phần này sẽ giói thiệu các phương pháp thực hiện các hàm logic hoặc các grafcet với công nghệ mạch nổì cứng. Cũng là công nghệ mạch nốì cứng, vẫn có hai lựa chọn đó là chọn các phần tử logic tiếp điểm hay logic điện từ hoặc chọn các phần tử logic không tiếp điểm - hay logic điện tử. ChươNq 6 CÁC PHẨN TỬ LOGIC KHÔNG TIẾP DIEM §6.1 . GIỚI THIỆU CHUNG Các phần tử logic điện tử còn gọi là các cổng logic. Để thực hiện các hàm logic tổ hợp thật sự chỉ cần ba loại cổng là đủ, đó là các cổng VÀ (AND), cổng HOẶC (OR), cổng ĐẢO K (NOT). Vì những lý do kỹ thuật, thực tế người ta còn chế tạo các cổng dẫn xuất của các cổng trên như các cổng NAND (VÀ - KHÔNG); các cổng NOR (HOẶC - KHỒNG), các cổng đồng trị XNOR và các cổng không đồng trị XOR. Khi thực hiện các hàm logic dãy hay các grafcet, ngoài các cổng logic đã kể trên, còn phải bổ sung vào hai loại phần tử cơ bản nữa, đó là các bộ timer (bộ trễ) và các phần tử trigger. 186
Trong chương này, sẽ lần lượt giới thiệu về các cổng logic và các phần tử trigger, timer. 6.1.1. PHÂN LOẠI CÁC HỌ LOGIC ĐIỆN TỬ 1. Dựa vào đặc tính theo thời gian của tín hiệu có thể xếp các cổng logic vào hai loại a) Logic mức hay logic thế: khi tín hiệu trên các cửa có dạng thế hay mức. Đó là một tín hiệu điện áp có hai mức, mức thấp L (Low) hay mức cao H (High). b) Logic xung: khi tín hiệu trên các cửa vào là tín hiệu xung: các xung điện áp. Các tín hiệu thế và tín hiệu xung được giới thiệu trên hình 6. la và 6.1b. a) Tín hiệu mức b) Tín hiệu xung Hình 6.1 Trong tín hiệu xung, thời gian tồn tại của tín hiệu (hay độ rộng xung) rất bé, có thể so sánh với thòi gian chuyển mạch của phần tử. 2. Dựa vào cực tỉnh của diện áp quy định cho các mức logic quy ước 1 và 0, ta có họ logic dương và họ logic âm a) Đốỉ với logic dương: 1 logic quy ước tương ứng với trạng thái có xung (với logic xung) hay có thể ỗ mức cao H (với logic mức); 187
0 logic quy ước tương ứng với trạng thái không có xung hay có thế ồ mức thấp L. b) Đôì với logic âm, quy ưổc ngược với logic dương: 1 logic quy ước tương ứng với trạng thái không có xung hay có một thế thấp (bắt buộc phải âm so với điểm chung (commurị) của mạch; 0 logic quy ước tương ứng với trạng thái có xung hay có thế ở mức cao. Giá trị bằng vôn của các mức cao, thấp này phụ thuộc vào họ logic và công nghệ chế tạo nó. Chẳng hạn đối với họ TTL (Transitor - Transitor - Logic) đang được dùng rộng rãi hiện nay, các mức này thể hiện trên hình 6.2. a) với logic dương b) với logic âm Hình 6.2 Tín hiệu logic sạch là tín hiệu không nằm trong miền cấm, nó chỉ lướt qua miền cấm rất nhanh trong giai đoạn chuyển mạch. Khi tín hiệu nằm trong miềm cấm (tín hiệu không sạch) phần tử logic sẽ nhận nhầm nên hệ thống sẽ tác động hỗn loạn. Khi thông số của cổng thay đổi theo thòi gian có thể sẽ dẫn đến mức tín hiệu trên các cửa không sạch, cần phải thay thế các phần tử này. 188
3. Dựa theo các linh kỉện sử dụng và các công nghệ chế tạo có thể chia ra: Họ logic dùng transitor lưỡng cực và họ logic dùng transitor đơn cực. Trong họ logic transitor lưỡng cực (dẫn điện bằng hai loại động tử: lỗ và điện tử tự do) còn chia ra: Họ RTL : Resistor - transitor logic; Họ DTL : Diode - transitor logic; Họ TTL : Transitor - Transitor logic. Trong họ TTL còn chia ra: • HTL : High - Threshold logic: logic ngưổng cao. Đây là các DTL nhưng có mức chông tạp âm cao, thích hợp cho các ứng dụng công nghiệp do việc dùng các điôt Zener thay cho điôt thường nên điện thế ngưỡng đầu vào tăng lên. • TTLS: tiêu thụ công suất thấp (LS-low-power-Shottky) do việc thay các transitor thông thưòng bằng transitor có hiệu ứng Shottky, có độ tác động nhanh cao và tiêu thụ công suất nhỏ. Trong họ logic dùng transitor đơn cực, đó là các họ logic dùng transitor hiệu ứng trường với công nghệ MOS (Metal Oxy de - Semiconductor) bao gồm: + PMOS : là MOS kênh p 4- NMOS : là MOS kênh N + CMOS : Complement MOS. Trên một chip dùng cả MOS kênh p và cả MOS kênh N. 6.1.2. CẤC THÕNG SỐ cơ BẢN CỦA CổNG LOGIC 1. Mức logic Mức logic là giá trị điện áp vào, ra được quy định tương ứng vối 1 và 0 logic quy ước. Thông thường nhà chế tạo đưa ra hai trị số' là 189
giá trị lớn nhất và nhỏ nhất cho phép đốì với mỗi mức logic quy ước. Đây là những thông sô' rất quan trọng, nhờ nó mà dễ dàng nhận biết được trạng thái logic vào, ra, cho phép phân tích sự hoạt động của mạch. Các tham số dòng điện và điện áp sau đây rất cần dùng trong thiết kế mạch logic. + Điện áp vào mức cao UiH: là điện áp vào nhỏ nhất được cổng nhận là 1 logic. + Điện áp vào mức thấp UiL: là điện áp vào lớn nhất mà cổng nhận là 0 logic. + Điện áp ra mức cao ƯoH: là điện áp nhỏ nhất ở đầu ra khi nó ồ mức 1 logic. + Điện áp ra mức thấp UoL: là điện áp ra lốn nhất có thể khi đầu ra ồ 0 logic. + Dòng điện vào mức cao IiH: là dòng điện tôì thiểu được cung cấp bởi một tín hiệu vào ở mức điện áp 1 logic. + Dòng điện vào mức thấp IiL: là dòng điện tối thiểu được cung cấp bồi một tín hiệu vào ở mức điện áp 0 logic. + Dòng điện ra ỏ mức cao IoH: là dòng điện cổng có thể đưa ra tải khi đầu ra ỏ 1 logic. + Dòng điện ra ở mức thấp IoL: là dòng điện cổng có thể đưa ra tải khi đầu ra ỏ 0 logic. Ví dụ đối với một cổng NOT, các chiểu dòng điện này được vẽ trên hình 6.3. T > ___ 2. Tốc độ hoạt động -------- / ------- >. Được xác định bồi thời íx gian trễ lan truyền: là khoảng thời gian để đầu ra Hình 6.3. 190
của mạch có đáp ứng với sự thay đổi mức logic ỏ đầu vào. Khi xét với một cổng NOT xem hình 6.4. Thòi gian trễ của một công logic được tính bằng: ttrễl + ^trễ2 2 Đốì với hầu hết các vi mạch ngày nay, trễ truyền đạt thường rất nhỏ, có thể cỡ 1 ns. Một vài vi mạch có thể đến vài trăm ns. Hình 6.4 Khi mắc nốỉ tiếp nhiều cổng, trễ lan truyền sẽ cộng vào nhau và trồ nên đáng kể, trỗ thành yếu tô' quyết định tần sô' hoạt động tôì đa của thiết bị. Đôi khi nhà chế tạo cho thời gian trễ qua một cặp cổng: pair delay. Nó có ưu điểm là chia đều sự chậm trễ cho hai trạng thái lên cao và xuống thấp. 191
3, Công suất tiêu thụ đối vởi mỗi một cổng Công suất tiêu tán của một cổng chỉ ồ mức vài mW đến vài chục mW; nó là giá trị trung bình của công suất tiêu tán khi đầu ra ở mức 0 và mức 1. Con số này sẽ trở nên rất đáng kể vì các thiết bị điện tử có thể chứa đến hàng vạn cổng; nên nó là một chỉ tiêu đặc biệt quan trọng đỗỉ với các thiết bị xách tay, thiết bị di động. Khi các phần tử logic thay đổi trạng thái, cường độ dòng điện của nguồn cung cấp sẽ thay đổi đột ngột, có thể tạo ra những rôì loạn troug mạch. Vì thế cần phải lọc nguồn cung cấp bằng các tụ lọc cỡ từ 0,1 |1F đến 1 |1F. 4, Mức chống tạp âm hay chống nhiễu (Noise immunity level) Đó, là biên độ tạp âm tối đa có thể tác động vào đầu vào mà không làm thay đổi trạng thái của cổng. Độ ổn định nhiễu khi đầu ra ỏ mức 0 và ở mức 1 là khác nhau và chúng tăng theo nhiệt độ. Tạp âm có thể sinh ra trong bản thân thiết bị trong quá trình chuyển trạng thái của các phần tử, cũng có thể từ bên ngoài đưa vào. Chúng có đặc điểm biến đổi chậm theo mức một chiều, hoặc ỏ tần số cao, thòi gian tồn tại ngắn. Độ ổn định nhiễu của hầu hết các mạch điện tử số’ đều trong khoảng 10% đến 50% điện áp nguồn cung cấp. 5. Hệ số mắc tải Fan-out Là số cổng logic có thể được nối vào đầu ra của một cổng khác. Nó chỉ được xác định cho các cổng logic cùng loại, nó phụ thuộc vào đặc tính ra của cổng. ổ, Tần số xung nhịp cực đại (Maximun clock rate) Các cổng logic có thể tạo thành mạch Flip - Flop. Lúc này tần số của Flip - Flop được quyết định bồi tốc độ chuyển mạch của cổng. 192
7. Gỉớỉ hạn * nhiệt • độ• làm việc • Hầu hết các mạch đều hoạt động trong khoảng nhiệt độ khá rộng, thường là -55°c đến +125°C; cụ thể là: • từ o°c đến +70°C cho thiết bị dân dụng • từ -55°c đến +125°c cho thiết bị công nghiệp. §6.2. CÁC HỌ LOGIC THÔNG DỤNG 6.2.1. CHÊ' ĐỘ LÀM VIỆC CỦA ĐIÔT VÀ TRANSITOR TRONG CÁC CỔNG LOGIC Trong các mạch logic các điôt và transitor làm việc ỏ chê độ đóng - cắt (chế độ commutation: ON hoặc OFF) hay chế độ chuyển mạch. Điều này đòi hỏi tín hiệu vào phải ỗ trong những ngưỡng nhất định. ữ. Đối với các điôt bán dẫn Đặc tính vôn - ampe của nó như trên hình 6.5. Trong nhánh phân cực thuận, có một vùng khoá tương ứng với điện áp anot Ua = Uo. 193
Đốì với các điôt silic Uo = 0,5 V; đôì với các điôt gecmani ưo = 0,1 V. Trong các mạch tín hiệu sử dụng điôt silic là chủ yếu. Vậy chọn điểm khoá (OFF) của điôt là: UD < 0,7 V ; ID = OA vì từ ƯD > 0,7 V dùng ID nối đáng kể. Điểm mở (ON) của điôt là: ƯD > 0,7 V với mọi ID phụ thuộc mạch tải. b. Đối với các transìtor Trong các mạch logic, transitor được mắc theo sơ đồ EC (xem hình 6.6). Điều kiện khoá của transitor là điểu kiện khoá của tiếp giáp phát (của điôt) - điểm OFF VBEVBE IBS. 194
T — T — ^CS _ Vẹc ^CEĐ ~ Vpc B BS p p.Rc p.Rc Dòng gốc bão hoà phụ thuộc vào nguồn cấp Vcc, điện trồ tải tĩnh Rc và hệ số khuếch đại dòng điện của transitor nốì theo sơ đồ EC. Thông thường trong các mạch số, người ta cho transitor bão hoà sâu với hệ sô' độ sâu bão hoà là n. Tức là: Ib = n Ibs Vậy tóm lại ta có điểm mỏ của transitor là: V 'Ic = n —(hệ số bão hoà n thường lấy bằng 1,5 đến 2) p.Rc VBE = 0,7 V ; VCES < 0,3 V Dòng điện tải Ic hoàn toàn do nguồn cung cấp và tải tĩnh Rc V quyết định: Ic & , transitor mỏ hết cố. Rc 6.2.2. CỔNG LOGIC VÀ (AND) Cổng này thực hiện hàm nhân logic: fAND=x1x2...xn Thông thường các cổng AND được chế tạo với hai hoặc ba đầu vào. Ký hiệu trên sơ đồ điện và biểu đồ thời gian minh hoạ nguyên lý hoạt động hay bảng trạng thái của nó được trình bày trên hình 6.7. Mạch AND đơn giản nhất cấu tạo từ điôt và điện trỗ. Ví dụ một mạch AND hai đầu vào dùng khoá điôt nêu trên hình 6.8. Trên thị trường các cổng logic chỉ thông dụng họ logic dương, trong thiết bị luôn luôn dùng họ logic dương, lúc đó chúng tương thích với nhau. Khi có dùng đến logic âm thì phải ghi chú rõ là logic âm. Trong một vài thiết bị thông tin viễn thông, vì những lý do kinh tế kỹ thuật người ta đã dùng cả hai họ logic dương và âm trong chúng. Lúc này 195
các phần tử thuộc hai họ không tương thích với nhau nên phải có mạch đệm chuyển tiếp, không cho phép nối trực tiếp chúng với nhau. Hình 6.7 Hình 6.8 Các nguồn tín hiệu vào vu, Vi2 là nguồn áp “ có điện trở trong có thể bỏ qua, chúng có thể là xung hoặc là thế (mức) có cực tính dương so với điểm chung của bảng mạch ( -Ị_ ). Chỉ cần có một tín hiệu vào bằng 0 thì điôt tương ứng được mỏ và tín hiệu đầu ra Vq = 0,7 V. Chỉ khi cả Vị! và Vi2 ố mức cao (quy ước là 1 logic) thì cả hai điôt đều khoá và điện áp ra có giá trị: ỏ mức cao ứng với mức 1 logic quy ưốc. Nhược điểm của cổng AND này là mức logic trôi lên 0,7 V tương ứng với điện áp trên điôt khi mở bão hoà. Mạch AND hoàn thiện hơn dùng transitor lưổng cực, chẳng hạn một mạch AND hai đầu vào như ồ hình 6.9. 196
Khi vn = vi2 = 0 (logic quy ước 0), thông qua cấc điện trồ chuyển dịch Rcd cả hai transitor Tj và T2 đểu khoá, Vq = 0. Khi có một đầu vào lên 1, transitor tương ứng có thể mỏ nhưng vì transitor thứ hai không mồ, nên cả hai đều khoá Vq = 0. Chỉ khi vn = vi2 = 1, cả hai transitor Tx và T2 đều mở thì = 1. 6.2.3. CỔNG LOGIC HOẶC (H) = OR Cổng này thực hiện phép tổng logic: f0R = xx + x2 + x3 + ... nó cũng được chế tạo với hai hoặc ba đầu vào. Ký hiệu của một cổng OR hai đầu vào và giản đồ thời gian mô tả sự hoạt động của nó như trên hình 6.10. Hình 6.10 Mạch HOẶC hai đầu vào có thể thực hiện bằng điôt như trên hình 6.11. Mạch OR bằng điôt này mức logic đầu ta bị trôi xuống 0,7 V “ là điện áp trên điôt khi nó mở bão hoà. Khi các cổng mắc nối tiếp nhau (mạch nhiều mức logic) thì mức trôi này cộng vào nhau, làm cho tín hiệu ra có thể rơi vào miền cấm, vì vậy cần phải dùng đến các mạch khuếch đại logic để phục hồi mức tín hiệu đạt mức chuẩn và cũng vì vậy các cổng AND, OR dùng điôt ít được sử dụng. 197
Khi mắc transitor lưỡng cực theo kiểu song song chúng ta sẽ thu được mạch cổng OR như trên hình 6.12. Khi cả hai tín hiệu vào vu và vi2 ồ thấp (ứng với 0 logic quy ước), cả hai transitor Tj và T2 khoá nhờ thiên áp qua Rcđ, VQ = 0 V ứng vối 0 logic. Khi Vị! ồ mức cao, hoặc Vi2 ở mức cao, hoặc cả Vịi và vi2 ỗ mức cao (ứng vói 1 logic quy ước). Transitor Tp hoặc T2 hoặc cả Ti và T2 mồ bão hoà. Điện áp đầu ra Vq ở mức cao ứng với 1 logic quy ước. 6.2.4. CỔNG ĐÀO, CỔNG PHỦ ĐỊNH K (NOT) Để đảo một tín hiệu logic không thể dùng phần tử không tích cực (thụ động) điôt được, mà phải dùng phần tử tích cực là transitor mắc theo sơ đồ EC trong đó có dùng một điện áp chuyển dịch Ưcd để đảm bảo khoá chắc chắn transitor khi chưa có tín hiệu vào. Sơ đồ cổng K đơn giản như trên hình 6.13. Điện áp chuyển dịch (thiên áp) cõ 0,5 đến 1,5 V. 198
Mạch cổng K (hay cổng NOT) thực tế phức tạp hơn nhằm mục đích nâng cao độ chính xác và tin cậy của cổng. Hình 6.14 giới thiệu một mạch NOT công nghệ vi mạch TTL. Trong mạch này, đầu vào của sơ đồ dùng transitor Tx mắc theo sơ đồ BC và tín hiệu vào U1 được đưa đến cực E của Tị là các xung điện áp cực tính dương. Trong mạch ra có T3 và T4 làm việc ngược pha nhau nhờ tín hiệu điều khiển chúng lấy trên mạch ra phân tải của T2. Hình 6.14 Khi Ui = 0 (mức thấp) Tj mồ UC1 = UB2 ở thấp nên T2 khoố làm cho T4 khoá, T3 mồ và đầu ra Vq ở mức cao. Khi Uị = 1, Ti chuyển sang chế độ transitor tích cực ngược, vai trò của Ei và ct đổi cho nhau, dòng của tín hiệu vào bơm qua Tj từ Ej sang Ci làm cho T2 mỗ và làm cho T4 mồ. Nhờ T2 và T4 mỏ nên T3 khoá. Điện áp đầu ra Vq ỏ mức thấp. 199
6.2.5. CỔNG GHÉP (H - K) HOẶC - KHÔNG (NOT.OR = NOR) Một cổng K ghép sau cổng OR sẽ tạo được cổng NOR. Các phương án thực hiện mạch OR theo cách này được thể hiện trên hình 6.15. Các sơ đồ a), b) có dùng điôt có thể ngăn cách ảnh hưỏng của nguồn chuyển dịch khi có tín hiệu vào, và tạo ngưỡng tác động cho phần tử. Có thể bỏ nguồn chuyển dịch (nôì Rcd xuống đất) đôì với những transitor có vùng cắt 200
dòng rất hẹp, nó không bị hiện tượng lan truyền dòng nhiệt (dòng xuyên) khi tín hiệu vào bằng 0. Để giảm công suất tiêu tán cho transitor, tâng độ nhạy cho mạch người ta dùng sơ đồ ỏ hình 6.16. 6.2.6. CỔNG GHÉP VÀ - KHÔNG (NOT - AND = NAND) Một cổng K ghép sau một cổng AND sẽ tạo ra cổng NAND như trên hình 6.17. Chỉ khi vn = vi2 = Vi3 = H (mức cao 1 logic) thì cả ba điôt khoá nên transitor được cấp thiên áp dương quá Ri nên nó mồ nên Vq = L (logic 0). Các trưòng hợp còn lại T khoá và Vq ở mức cao H. Một mạch NAND bằng điôt và transitor có chất lượng tốt hơn sơ đồ ỏ hình 6.17 được vẽ trên hình 6.18. ở đây tính chất ngưỡng của mạch được bảo đảm chắc chắn nhờ các điôt và D2. Chỉ cần ít nhất một đầu vào ở L (0 logic) thì có 1 điôt tương ứng mồ, điện áp ồ p không đủ làm mở hai điôt và D2 nên T khoá, đầu ra Vq ồ mức cao. Khi tất cả đầu vào đều ở H (1 logic) thì cả ba điôt khoá và thế p ở cao làm Dp D2 và T mồ, đầu ra Vq â thấp (0 logic). Để tăng độ chịu tải (Fan-out) của mạch bằng cách tăng dòng điện cực gốc của transitor đầu ra, người ta thay điôt Di bằng transitor Ti theo sơ đồ ồ hình 6.19. Đây là sơ đồ cổng NAND công nghệ DTL tích hợp (Intergral circuit - IC). Mạch này có độ chịu tải lón hơn nhiều so vói mạch ở hình 6.18. 201
Hình 6.19 Ta có thể thay cổng AND điôt ở đầu vào bằng cổng AND mắc nốì tiếp các transitor và ta sẽ được một cổng NAND cũng có hệ sô' mắc tải cao như ỏ hình 6.20. Chỉ khi có vu = vi2 = H cả hai transitor T2 và T2 mở làm cho T khoá và Vq ở thấp (H), các trường hợp khác T mỏ và đầu ra Vq ở H 202
Mạch NAND có ngưỡng cao High Threshold logic: (NAND - HTL) Để làm việc trong môi trưòng công nghiệp có mức nhiễu rất cao (tạo ra từ các động cơ điện có chổi than, vành trượt, từ các chuyển mạch cao áp...) người ta thiết kế các cổng NAND-DTL có ngưỡng cao trong đó nguồn cấp được lấy cao (15 V thay cho 5 V) với điôt Đ2 được thay bằng một điôt Zener vói ngưỡng 6,9 V, các điện trồ phải thay đổi sao cho vẫn đạt được dòng điện như trong DTL và ta có được một cổng NAND ngưỡng cao như ở hình 6.21. Mạch này có thời gian trễ lan truyền tăng lên chút ít do giá trị điện trở khá lốn, nó có thể đạt đến khoảng hàng trăm mill giây. Còn ảnh hưỏng của nhiệt độ nhỏ hơn nhiều so vối DTL. 203
6.2.7. MẠCH NAND HỌ TTL (MẠCH TÍCH HỢP) Họ logic TTL (Transitor - Transitor Logic) tích hợp ra đòi khi mà công nghệ vi điện tử chế tạo được loại transitor nhiều cực phát (tốì đa hiện nay đạt được đến 8 cực phát). Nó là một vi mạch đơn phiến: tất cả các phần tử tích cực, các câu kiện điện trỗ và dây nôì của toàn mạch được gia công một lần trên một phiến đế bán dẫn rồi đóng vỏ toàn bộ. Căn cứ vào số lượng cấu kiện được gia công trên một diện tích xác định của phiến đế bán dẫn, các vi mạch được chia ra các mức độ tích hợp sau: + Mức độ tích hợp nhỏ : SSI (Smal Scale Integration) thường chứa hàng chục cổng trong một chip (đóng vỏ chung). + Mức độ tích hợp trung bình : MSI (Medium SI) thường chứa trên 100 cổng trong một vỏ. + Mức độ tích hợp lón: LSI (Large SI) không quá 1000 cổng trong một vỏ. 204
+ Mức độ tích hợp rất lớn: VLSI (Very Large SI) chứa tới 1 vạn cổng trong một vỏ. Hiện nay đang phổ biến ỏ SSI và MSI, khó khán khi mật độ tích hợp cao là vấn đề tản nhiệt. 1-. Mạch NAND TTL ba đầu vào Do tốc độ hạn chế DTL đã bị thay thế bỏi TTL. Nguyên nhân chính hạn chế tốc độ của DTL là quá trình giải phóng các điện tích tích luỹ ỏ miền B của transitor chậm. Ví dụ trong mạch NAND DTL linh kiện rời (hình 6.18) khi transitor chuyển từ trạng thái mồ bão hoà sang trạng thái khoá, các điôt Dp D2 không dẫn nên điện tích trong miền B của transitor phải tiêu qua điện trở RB là một mạch khá chậm. Để khắc phục người ta đã thực hiện các sửa chữa sau: 1/ Các điôt đấu vào DA) Db, Dc được thay bằng các tiếp giáp E-B của transitor nhiều cực phát đã dễ dàng chế tạo được trong công nghệ tích hợp. 2/ Điôt Di được thay bằng tiếp giáp B-C của Tp 3/ Điôt D2 được thay bằng một tiếp giáp E-B của một transitor mới T2 và tạo ra cổng NAND TTL ba đầu vào như ở hình 6.22. 205