Quá trình thiết kế và chế tạo tấm lưới hạ nhiệt trong phân xưởng chế tạo máy p8
lượt xem 10
download
Nguyên lý hoạt động và tính toán chọn thiết bị cho khối mạch chuyển đổi và khối mạch vi xử lý. Ch−ơng trình điều khiển hiển thị trên LED đ−ợc nạp vào chíp vi xử lý 89C51. Đầu vào JP5 của khối mạch này đ−ợc đấu với đầu ra JH1 của khối mạch cảm biến và mạch gia công. Chân Vref đ−ợc nối với một mạch ổn định điện áp gồm 1 chiết áp chỉnh tinh và 1 diode Zerner.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Quá trình thiết kế và chế tạo tấm lưới hạ nhiệt trong phân xưởng chế tạo máy p8
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 không nên dùng bi n tr thông th ng r t khó ch nh và không n nh (khi va ch m nh s b thay i giá tr ). • Nguyªn lý ho¹t ®éng vµ tÝnh to¸n chän thiÕt bÞ cho khèi m¹ch chuyÓn ®æi vµ khèi m¹ch vi xö lý. Ch−¬ng tr×nh ®iÒu khiÓn hiÓn thÞ trªn LED ®−îc n¹p vµo chÝp vi xö lý 89C51. §Çu vµo JP5 cña khèi m¹ch nµy ®−îc ®Êu víi ®Çu ra JH1 cña khèi m¹ch c¶m biÕn vµ m¹ch gia c«ng. Ch©n Vref ®−îc nèi víi mét m¹ch æn ®Þnh ®iÖn ¸p gåm 1 chiÕt ¸p chØnh tinh vµ 1 diode Zerner. ë ch©n nµy ®iÖn ¸p ®Çu vµo ®−îc dïng lµm ®iÖn ¸p tham chiÕu. Quan hÖ gi÷a ®iÖn ¸p Vref/2 ®−îc thÓ hiÖn ë b¶ng 3.5. §Çu JP10 ®−îc ®Êu víi ®Çu JP11. C¸c Tranzitor ®−îc sö dông ë ®©y lµ lo¹i pnp. org 0h sjmp loop sjmp main hienthi: mov dptr,#bang_ma_led org 0Bh ;led1 ljmp ngat_timer0 mov p1,#11111110b main: mov sp,#30h mov p2,#01000110b mov tmod,#01h acall delay mov tl0,#low(-9216) mov p2,#0ffh mov th0,#high(-9216) acall delay setb tr0 ;led2 mov ie,#82h mov p1,#11111101b mov r2,#00h mov p2,#00011100b mov 12h,#00h acall delay mov 13h,#00h mov p2,#0ffh mov 14h,#00h acall delay loop: acall hienthi ;led3 acall kiemtra_1s mov p1,#11111011b Khoa c¬ ®iÖn - 85 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 mov a,14h setb p3.7 movc a,@a+dptr clr p3.6 mov p2,a nop acall delay nop mov p2,#0ffh setb p3.6 acall delay again1: jb p3.7,again1 ;led4 clr p3.5 mov p1,#11110111b mov a,p0 mov a,13h mov b,#100 movc a,@a+dptr div ab mov p2,a mov 12h,a acall delay mov a,b mov p2,#0ffh mov b,#10 acall delay div ab ;led5 mov 13h,a mov p1,#11101111b mov 14h,b mov a,12h setb p3.5 movc a,@a+dptr thoat: mov p2,a ret acall delay ngat_timer0: inc r2 mov p2,#0ffh mov tl0,#low(-9216) acall delay mov th0,#high(-9216) ret setb tr0 delay: mov r7,#10h reti again: djnz r7,again bang_ma_led: db ret 40h,79h,24h,30h,19h,12h,2h,78h,0h,1 kiemtra_1s: cjne r2,#100,thoat 0h mov r2,#00h end. mov p0,#0ffh Khoa c¬ ®iÖn - 86 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 • Nguyªn lý ho¹t ®éng vµ tÝnh to¸n chän thiÕt bÞ cho khèi m¹ch hiÓn thÞ. C¸c ®Çu SV1 vµ SV7 lÇn l−ît ®−îc ®Êu víi c¸c ®Çu JP14 vµ ®Çu JP1 cña khèi m¹ch chuyÓn ®æi vµ khèi m¹ch vi xö lý. Trong m¹ch nµy ta sö dông 5 ®Ìn LED 7 v¹ch nèi chung an«t. M¹ch ho¹t ®éng theo ph−¬ng ph¸p quÐt tøc lµ nã quÐt lÇn l−ît c¸c ®Ìn LED. C¸c ®Ìn nµy ®−îc quÐt liªn tôc, thêi gian quÐt mçi ®Ìn rÊt ng¾n kho¶ng vµi μs. Do hiÖn t−îng l−u ¶nh trªn vâng m¹c mµ m¾t ta c¶m nhËn nh− c¸c ®Ìn nµy kh«ng thay ®æi tr¹ng th¸i. Ch−¬ng tr×nh ®· ®−îc n¹p cho vi xö lý ®iÒu khiÓn qu¸ tr×nh nµy. C¸c ®iÖn trë tõ R1 ÷ R8 trong m¹ch ®Ó h¹n chÕ dßng cho ®Ìn LED tõ 5 ÷ 20 mA. VÝ dô: Ta muèn hiÖn thÞ ch÷ C ë ®Ìn LED thø 5 tõ tr¸i s¸ng th× c¸c ®i èt a, f, e, d ph¶i th«ng, khi ®ã cat«t cña c¸c ®i èt nµy ph¶i ®−îc nèi víi nguån. T−¬ng tù nÕu ta muèn hiÖn sè 3 ë ®Ìn thø 3 tõ tr¸i s¸ng th× c¸c ®i èt a, b, c, d, g ph¶i th«ng, khi ®ã cat«t cña c¸c ®i èt nµy ph¶i ®−îc nèi víi nguån. 3.2.1.2.3. Tæng quan vÒ chÝp vi ®iÒu khiÓn 89051. 3.2.1.2.3.1. CÊu t¹o bªn trong cña chÝp vi ®iÒu khiÓn 89051. Vµo n¨m 1981. H·ng Intel giíi thiÖu mét sè bé vi ®iÒu khiÓn ®−îc gäi lµ 8051. Bé vi ®iÒu khiÓn nµy cã 128 byte RAM, 4K byte ROM trªn chÝp, hai bé ®Þnh thêi, mét cæng nèi tiÕp vµ 4 cæng (®Òu réng 8 bit) vµo ra tÊt c¶ ®−îc ®Æt trªn mét chÝp. 8051 lµ mét bé xö lý 8 bit cã nghÜa lµ CPU chØ cã thÓ lµm viÖc víi 8 bit d÷ liÖu t¹i mét thêi ®iÓm. D÷ liÖu lín h¬n 8 bit ®−îc chia ra thµnh c¸c d÷ liÖu 8 bit ®Ó cho xö lý. 8051 cã tÊt c¶ 4 cæng vµo - ra I/O mçi cæng réng 8 bit (xem h×nh 3.2.2.3.1 ). MÆc dï 8051 cã thÓ cã mét ROM trªn chÝp cùc ®¹i lµ 64 K byte, nh−ng c¸c nhµ s¶n xuÊt lóc ®ã ®· cho xuÊt x−ëng chØ víi 4K byte ROM trªn chÝp. B¶ng 3.4: C¸c ®Æc tÝnh cña 8051 ®Çu tiªn. §Æc tÝnh Sè l−îng ROM trªn chÝp 4K byte RAM 128 byte Bé ®Þnh thêi 2 C¸c ch©n vµo - ra 32 Cæng nèi tiÕp 1 Nguån ng¾t 6 Khoa c¬ ®iÖn - 87 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 EXTERNAL INTERRUPTS ETC COUNTER TIMER 0 INTERRUPT ON - CHIP TIMER 1 CONTROL RAM CPU SERIAL OSC 4 I/O BUS PORT PORTS CONTROL TXD RXD PP PP ADDRESS/DATA H×nh 3.10: Bè trÝ bªn trong cña s¬ ®å khèi 8051. 3.2.1.2.3.2. M« t¶ ch©n cña chÝp vi ®iÒu khiÓn 89051. Hä 89051®Òu cã 40 ch©n, víi hai hµng ch©n DIP cho c¸c chøc n¨ng kh¸c nhau. S¬ ®å bè trÝ ch©n cña 89051 1 Vcc P1.0 40 P0.0 (AD0) 2 P1.1 39 P0.1 (AD1) 3 38 P1.2 4 P0.2 (AD2) 37 P1 5 36 P0.3 (AD3) P1.4 6 35 P0.4 (AD4) P1.5 7 34 P0.5 (AD5) P1.6 8 33 P0.6 (AD6) P1.7 8051 9 RST 32 P0.6 (AD6) (8031) 10 (RXD) P3.0 EA/CPP 31 ALE/PROG 11 (TXD) P3.1 30 PSEN 12 (NT0) P3.2 29 P2.7 (A15) 13 (NT1) P3.3 28 P2.6 (A14) 14 27 (T0) P3.4 P2.5 (A13) (T1) P3.5 15 26 P2.4(A12) (WR) P3.6 16 25 P2.3 (A11) (RD) P3.7 17 24 P2.2 (A10) XTAL2 23 18 XTAL1 P2.1 (A9) 22 19 P2.0 (AB) GND 20 21 Khoa c¬ ®iÖn - 88 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 H×nh 3.11: S¬ ®å bè trÝ ch©n cña 89051 Trªn h×nh 3.11 lµ s¬ ®å bè trÝ ch©n cña 8051. Ta thÊy r»ng trong 40 ch©n th× cã 32 ch©n dµnh cho c¸c cæng P0, P1, P2 vµ P3 víi mçi cæng cã 8 ch©n. C¸c ch©n cßn l¹i ®−îc dµnh cho nguån VCC, ®Êt GND, c¸c ch©n dao ®éng XTAL1 vµ XTAL2 t¸i lËp RST cho phÐp chèt ®Þa chØ ALE truy cËp ®−îc ®Þa chØ ngoµi EA , cho phÐp cÊt ch−¬ng tr×nh PSEN . Trong 8 ch©n nµy th× 6 ch©n VCC , GND, XTAL1, XTAL2, RST vµ EA ®−îc c¸c hä 8031 vµ 8051 sö dông. Hay nãi c¸ch kh¸c lµ chóng ph¶i ®−îc nèi ®Ó cho hÖ thèng lµm viÖc mµ kh«ng cÇn biÕt bé vi ®iÒu khiÓn thuéc hä 8051 hay 8031. Cßn hai ch©n kh¸c lµ PSEN vµ ALE ®−îc sö dông chñ yÕu trong c¸c hÖ thèng dùa trªn 8031. 1. Ch©n VCC: Ch©n sè 40 lµ VCC cÊp ®iÖn ¸p nguån cho chÝp. Nguån ®iÖn ¸p lµ +5V. 2. Ch©n GND: Ch©n GND: Ch©n sè 20 lµ GND. 3. Ch©n XTAL1 vµ XTAL2: 8051 cã mét bé dao ®éng trªn chÝp nh−ng nã yªu cÇu cã mét xung ®ång hå ngoµi ®Ó ch¹y nã. Bé dao ®éng Th¹ch Anh th−êng xuyªn nhÊt ®−îc nèi tíi c¸c ch©n ®Çu vµo XTAL1 (ch©n 19) vµ XTAL2 (ch©n 18). Bé dao ®éng Th¹ch Anh ®−îc nèi tíi XTAL1 vµ XTAL2 còng cÇn hai tô ®iÖn gi¸ trÞ 30pF. Mét phÝa cña tô ®iÖn ®−îc nèi xuèng ®Êt nh− ®−îc tr×nh bµy trªn h×nh 3.12 C2 XTAL2 XTAL2 NC EXTERRNAL C1 OSCILLATAOR XTAL1 XTAL1 SIGNAL 30pF GND GND Khoa c¬ ®iÖn - 89 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 H×nh 3.12 a) Nèi XTAL tíi 8051 b) Nèi XTAL tíi nguån ®ång bé ngoµi. CÇn ph¶i l−u ý r»ng cã nhiÒu tèc ®é kh¸c nhau cña hä 8051. Tèc ®é ®−îc coi nh− lµ tÇn sè cùc ®¹i cña bé giao ®éng ®−îc nèi tíi ch©n XTAL. VÝ dô, mét chÝp 12MHz hoÆc thÊp h¬n. T−¬ng tù nh− vËy th× mét bé vi ®iÒu khiÓn còng yªu cÇu mét tinh thÓ cã tÇn sè kh«ng lín h¬n 20MHz. Khi 8051 ®−îc nèi tíi mét bé giao ®éng tinh thÓ th¹ch anh vµ cÊp nguån th× ta cã thÓ quan s¸t tÇn sè trªn ch©n XTAL2 b»ng m¸y hiÖn sãng. NÕu ta quyÕt ®Þnh sö dông mét nguån tÇn sè kh¸c bé giao ®éng th¹ch anh ch¼ng h¹n nh− lµ bé dao ®éng TTL th× nã sÏ ®−îc nèi tíi ch©n XTAL1, cßn ch©n XTAL2 th× ®Ó hë kh«ng nèi nh− h×nh 3.12b. 4. Ch©n RST: Ch©n sè 9 lµ ch©n t¸i lËp RESET. Nã lµ mét ®Çu vµo vµ cã møc tÝch cùc cao (b×nh th−êng ë møc thÊp). Khi cÊp xung cao tíi ch©n nµy th× bé vi ®iÒu khiÓn sÏ t¸i lËp vµ kÕt thóc mäi ho¹t ®éng. §iÒu nµy th−êng ®−îc coi nh− lµ sù t¸i bËt nguån. Khi kÝch ho¹t t¸i bËt nguån sÏ lµm mÊt mäi gi¸ trÞ trªn c¸c thanh ghi. 5. Ch©n EA : C¸c thµnh viªn hä 8051 nh− 8751, 98C51 hoÆc DS5000 ®Òu cã ROM trªn chÝp l−u cÊt ch−¬ng tr×nh. Trong c¸c tr−êng hîp nh− vËy th× ch©n EA ®−îc nèi tíi VCC. §èi víi c¸c thµnh viªn cñ hä nh− 8031 vµ 8032 mµ kh«ng cã ROM trªn chÝp th× m· ch−¬ng tr×nh ®−îc l−u cÊt ë trªn bé nhí ROM ngoµi vµ chóng ®−îc n¹p cho 8031/32. Do vËy, ®èi víi 8031 th× ch©n EA ph¶i ®−îc nèi ®Êt ®Ó b¸o r»ng m· ch−¬ng tr×nh ®−îc cÊt ë ngoµi. EA cã nghÜa lµ truy cËp ngoµi (External Access) lµ ch©n sè 31 trªn vá kiÓu DIP. Nã lµ mét ch©n ®Çu vµo vµ ph¶i ®−îc nèi hoÆc víi VCC hoÆc GND. Hay nãi c¸ch kh¸c lµ nã kh«ng ®−îc ®Ó hë. 6. Ch©n PSEN : §©y lµ ch©n ®Çu ra cho phÐp cÊt ch−¬ng tr×nh (Program Store Enable) trong hÖ thèng dùa trªn 8051 th× ch−¬ng tr×nh ®−îc cÊt ë bé nhí ROM ngoµi th× ch©n nµy ®−îc nèi tíi ch©n OE cña ROM. Khoa c¬ ®iÖn - 90 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 7. Ch©n ALE: Ch©n cho phÐp chèt ®Þa chØ ALE lµ ch©n ®Çu ra vµ ®−îc tÝch cùc cao. Khi nèi 8051 tíi bé nhí ngoµi th× cæng 0 còng ®−îc cÊp ®Þa chØ vµ d÷ liÖu. Hay nãi c¸ch kh¸c 8051 dån ®Þa chØ vµ d÷ liÖu qua cæng 0 ®Ó tiÕt kiÖm sè ch©n. Ch©n ALE ®−îc sö dông ®Ó ph©n kªnh ®Þa chØ vµ d÷ liÖu b»ng c¸ch nèi tíi ch©n G cña chÝp 74LS373. 8. C¸c ch©n cæng vµo\ra vµ c¸c chøc n¨ng cña chóng. Bèn cæng P0, P1, P2 vµ P3 ®Òu sö dông 8 ch©n vµ t¹o thµnh cæng 8 bÝt. TÊt c¶ c¸c cæng khi RESET ®Òu ®−îc cÊu h×nh nh− c¸c ®Çu ra, s½n sµng ®Ó ®−îc sö dông nh− c¸c cæng ®Çu ra. Muèn sö dông cæng nµo trong sè c¸c cæng nµy lµm ®Çu vµo th× nã ph¶i ®−îc lËp tr×nh. 9. Cæng P0. Cæng 0 chiÕm tÊt c¶ 8 ch©n (tõ ch©n 32 ®Õn 39). Nã cã thÓ ®−îc dïng nh− cæng ®Çu ra, ®Ó sö dông c¸c ch©n cña cæng 0 võa lµm ®Çu ra, võa lµm ®Çu vµo th× mçi ch©n ph¶i ®−îc nèi tíi mét ®iÖn trë kÐo bªn ngoµi 10kΩ. §iÒu nµy lµ do mét thùc tÕ lµ cæng P0 lµ mét mµng më kh¸c víi c¸c cæng P1, P2 vµ P3. Kh¸i niÖm m¸ng më ®−îc sö dông trong c¸c chÝp MOS vÒ chõng mùc nµo ®ã nã gièng nh− C«-lec-t¬ hë ®èi víi c¸c chÝp TTL. Trong bÊt kú hÖ thèng nµo sö dông 89C51 ta th−êng nèi cæng P0 tíi c¸c ®iÖn trë kÐo, b»ng c¸ch nµy ta cã ®−îc c¸c −u ®iÓm cña cæng P0 cho c¶ ®Çu ra vµ ®Çu vµo. Víi nh÷ng ®iÖn trë kÐo ngoµi ®−îc nèi khi t¸i lËp cæng P0 ®−îc cÊu h×nh nh− mét cæng ®Çu ra. a) Cæng P0 ®Çu vµo: Víi c¸c ®iÖn trë ®−îc nèi tíi cæng P0 nh»m ®Ó t¹o nã thµnh cæng ®Çu vµo th× nã ph¶i ®−îc lËp tr×nh b»ng c¸ch ghi 1 tíi tÊt c¶ c¸c bit. §o¹n m· d−íi ®©y sÏ cÊu h×nh P0 lóc ®Çu lµ ®Çu vµo b»ng c¸ch ghi 1 ®Õn nã vµ sau ®ã d÷ liÖu nhËn ®−îc tõ nã ®−îc göi ®Õn P1. b) Vai trß kÐp cña cæng P0: Khi nèi 8051 tíi bé nhí ngoµi th× cæng 0 cung cÊp c¶ ®Þa chØ vµ d÷ liÖu 8051 dån d÷ liÖu vµ ®Þa chØ qua cæng P0 ®Ó tiÕt kiÖm sè ch©n. Khoa c¬ ®iÖn - 91 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 ALE b¸o nÕu P0 cã ®Þa chØ hay d÷ liÖu khi ALE - 0 nã cÊp d÷ liÖu D0 - D7. Do vËy, ALE ®−îc sö dông ®Ó t¸ch ®Þa chØ vµ d÷ liÖu víi sù trî gióp cña chèt 74LS373. 10. Cæng P1. Cæng P1 còng chiÕm tÊt c¶ 8 ch©n (tõ ch©n 1 ®Õn ch©n 8) nã cã thÓ ®−îc sö dông nh− ®Çu vµo hoÆc ®Çu ra. So víi cæng P0 th× cæng nµy kh«ng cÇn ®Õn ®iÖn trë kÐo v× nã ®· cã c¸c ®iÖn trë kÐo bªn trong. Trong qu¸ tr×nh t¸i l¹p th× cæng P1 ®−îc cÊu h×nh nh− mét cæng ®Çu ra. 11. Cæng P2: Cæng P2 còng chiÕm 8 ch©n (c¸c ch©n tõ 21 ®Õn 28). Nã cã thÓ ®−îc sö dông nh− ®Çu vµo hoÆc ®Çu ra gièng nh− cæng P1, cæng P2 còng kh«ng cÇn ®iÖn trë kÐo v× nã ®· cã c¸c ®iÖn trë kÐo bªn trong. Khi t¸i lËp, th× cæng P2 ®−îc cÊu h×nh nh− mét cæng ®Çu ra. Tõ nh÷ng tr×nh bµy trªn ®©y ta cã thÓ kÕt luËn r»ng trong c¸c hÖ thèng dùa trªn c¸c bé vi ®iÒu khiÓn 89C51 th× ta cã 3 cèng P0, P1vµ P2 cho c¸c thao t¸c vµo/ ra 12. Cæng P3: Cæng P3 chiÕm tæng céng lµ 8 ch©n tõ ch©n 10 ®Õn ch©n 17. Nã cã thÓ ®−îc sö dông nh− ®Çu vµo hoÆc ®Çu ra. Cèng P3 kh«ng cÇn c¸c ®iÖn trë kÐo còng nh− P1 vµ P2. MÆc dï cèng P3 ®−îc cÊu h×nh nh− mét cèng ®Çu ra khi t¸i lËp, nh−ng ®©y kh«ng ph¶i lµ c¸ch nã ®−îc øng dông phæ biÕn nhÊt. Cèng P3 cã chøc n¨ng bæ xung lµ cung cÊp mét sè tÝn hiÖu quan träng ®Æc biÖt ch¼ng h¹n nh− c¸c ng¾t C¸c bit P3.0 vµ P3.1 ®−îc dïng cho c¸c tÝn hiÖu nhËn vµ ph¸t d÷ liÖu trong truyÒn th«ng d÷ liÖu nèi tiÕp. C¸c bit P3.2 vµ P3.3 ®−îc dµnh cho c¸c ng¾t ngoµi. Bit P3.4 vµ P3.5 ®−îc dïng cho c¸c bé ®Þnh thªm 0 vµ 1. Cuèi cïng c¸c bit P3.6 vµ P3.7 ®−îc cÊp cho c¸c tÝn hiÖu ghi vµ ®äc c¸c bé nhí ngoµi ®−îc nèi tíi c¸c hÖ thèng dùa trªn 89051. Trong c¸c hÖ thèng dùa trªn 89C51 th× c¸c ch©n P3.6 vµ P3.7 ®−îc dïng cho vµo - ra cßn c¸c ch©n kh¸c cña P3 ®−îc sö dông b×nh th−êng trong vai trß chøc n¨ng thay ®æi. Khoa c¬ ®iÖn - 92 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 3.2.1.2.3.3 ChÝp chuyÓn ®æi ADC 804 ( Bé chuyÓn ®æi t−¬ng tù sè) ChÝp ADC 804 lµ bé chuyÓn ®æi t−¬ng tù sè trong hä c¸c lo¹t ADC 800 tõ h·ng National Semiconductor. Nã còng ®−îc nhiÒu h·ng kh¸c s¶n xuÊt, nã lµm viÖc víi +5v vµ cã ®é ph©n gi¶i lµ 8 bÝt. Ngoµi ®é ph©n gi¶i th× thêi gian chuyÓn ®æi còng lµ mét yÕu tè quan träng kh¸c khi ®¸nh gi¸ mét bé ADC. Thêi gian chuyÓn ®æi ®−îc ®Þnh nghÜa nh− lµ thêi gian mµ bé ADC cÇn ®Ó chuyÓn mét ®Çu vµo t−¬ng tù thµnh mét sè nhÞ ph©n. Trong ADC 804 thêi gian chuyÓn ®æi thay ®æi phô thuéc vµo tÇn sè ®ång hå ®−îc cÊp tíi ch©n CLK vµ CLK IN nh−ng kh«ng thÓ nhanh h¬n 110μs. C¸c ch©n cña ADC 804 ®−îc m« t¶ nh− sau: 1. Ch©n CS (chän chÝp): Lµ mét ®Çu vµo tÝch cùc møc thÊp ®−îc sö dông ®Ó kÝch ho¹t chÝp ADC 804. §Ó truy cËp ADC 804 th× ch©n nµy ph¶i ë møc thÊp. 2. Ch©n RD (®äc): §©y lµ mét tÝn hiÖu ®Çu vµo ®−îc tÝch cùc møc thÊp. C¸c bé ADC chuyÓn ®æi ®Çu vµo t−¬ng tù thµnh sè nhÞ ph©n t−¬ng ®−¬ng víi nã vµ gi÷ nã trong mét thanh ghi trong. RD ®−îc sö dông ®Ó nhËn d÷ liÖu ®−îc chuyÓn ®æi ë ®Çu ra cña ADC 804. Khi CS = 0 nÕu mét xung cao - xuèng - thÊp ®−îc ¸p ®Õn ch©n RD th× ®Çu ra sè 8 bÝt ®−îc hiÓn diÖn ë c¸c ch©n d÷ liÖu D0 - D7. Ch©n RD còng ®−îc coi nh− cho phÐp ®Çu ra. 3. Ch©n ghi WR (thùc ra tªn chÝnh x¸c lµ “B¾t ®Çu chuyÓn ®æi”). §©y lµ ch©n ®Çu vµo tÝch cùc møc thÊp ®−îc dïng ®Ó b¸o cho ADC 804 b¾t ®Çu qu¸ tr×nh chuyÓn ®æi. NÕu CS = 0 khi WR t¹o ra xung cao - xuèng - thÊp th× bé ADC 804 b¾t ®Çu chuyÓn ®æi gi¸ trÞ ®Çu vµo t−¬ng tù Vin vÒ sè nhÞ ph©n 8 bÝt. L−îng thêi gian cÇn thiÕt ®Ó chuyÓn ®æi thay ®æi phô thuéc vµo tÇn sè ®−a ®Õn ch©n CLK IN vµ CLK R. Khi viÖc chuyÓn ®æi d÷ liÖu ®−îc hoµn tÊt th× ch©n INTR ®−îc Ðp xuèng thÊp bëi ADC 804. 4. Ch©n CLK IN vµ CLK R. Khoa c¬ ®iÖn - 93 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 Ch©n CLK IN lµ mét ch©n ®Çu vµo ®−îc nèi tíi mét nguån ®ång hå ngoµi khi ®ång hå ngoµi ®−îc sö dông ®Ó t¹o ra thêi gian. Tuy nhiªn 804 còng cã mét m¸y t¹o xung ®ång hå. §Ó sö dông m¸y t¹o xung ®ång hå trong (còng cßn ®−îc gäi lµ m¸y t¹o ®ång hå riªng) cña 804 th× c¸c ch©n CLK IN vµ CLK R ®−îc nèi tíi mét tô ®iÖn vµ mét ®iÖn trë nh− chØ ra trªn h×nh 3.10. Trong tr−êng hîp nµy tÇn sè ®ång hå ®−îc x¸c ®Þnh b»ng biÓu thøc: 1 f= (3.15) 1,1RC Gi¸ trÞ tiªu biÓu cña c¸c ®¹i l−îng trªn lµ R = 10kΩ vµ C= 150pF vµ tÇn sè nhËn ®−îc lµ f = 606kHz vµ thêi gian chuyÓn ®æi sÏ mÊt lµ 110μs. ADC08 +5 20 1 10k 18 Vin( Vc PO D 1 17 Vin(- 1 D 16 A 9 D 15 to Vref/ D 19 14 LE D CLK 13 D 12 4 10k D CLK 11 150 D 1 CS 2 3 W Noma R 10 5 lly INT D Open H×nh 3.13: KiÓm tra ADC 804 ë chÕ ®é ch¹y tù do. 5. Ch©n ng¾t INTR (ng¾t hay gäi chÝnh x¸c h¬n lµ “kÕt thóc chuyÓn ®æi’). §©y lµ ch©n ®Çu ra tÝch cùc møc thÊp. B×nh th−êng nã ë tr¹ng th¸i cao vµ khi viÖc chuyÓn ®æi hoµn tÊt th× nã xuèng thÊp ®Ó b¸o cho CPU biÕt lµ d÷ liÖu ®−îc Khoa c¬ ®iÖn - 94 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 chuyÓn ®æi s½n sµng ®Ó lÊy ®i. Sau khi INTR xuèng thÊp, ta ®Æt CS = 0 vµ göi mét xung cao 0 xuèng - thÊp tíi ch©n RD lÊy d÷ liÖu ra cña 804. 6. Ch©n Vin (+) vµ Vin (-). §©y lµ c¸c ®Çu vµo t−¬ng tù vi sai mµ Vin = Vin (+) - Vin (-). Th«ng th−êng Vin (-) ®−îc nèi xuèng ®Êt vµ Vin (+) ®−îc dïng nh− ®Çu vµo t−¬ng tù ®−îc chuyÓn ®æi vÒ d¹ng sè. 7. Ch©n VCC. §©y lµ ch©n nguån nuèi +5v, nã còng ®−îc dïng nh− ®iÖn ¸p tham chiÕu khi ®Çu vµo Vref/2 (ch©n 9) ®Ó hë. 8. Ch©n Vref/2. Ch©n 9 lµ mét ®iÖn ¸p ®Çu vµo ®−îc dïng cho ®iÖn ¸p tham chiÕu. NÕu ch©n nµy hë (kh«ng ®−îc nèi) th× ®iÖn ¸p ®Çu vµo t−¬ng tù cho ADC 804 n»m trong d¶i 0 ®Õn +5v (gièng nh− ch©n VCC). Tuy nhiªn, cã nhiÒu øng dông mµ ®Çu vµo t−¬ng tù ¸p ®Õn Vin cÇn ph¶i kh¸c ngoµi d¶i 0 ®Õn 5v. Ch©n Vref/2 ®−îcdïng ®Ó thùc thi c¸c ®iÖn ¸p ®Çu vµo kh¸c ngoµi d¶i 0 - 5v. VÝ dô, nÕu d¶i ®Çu vµo t−¬ng tù cÇn ph¶i lµ 0 ®Õn 4v th× Vref/2 ®−îc nèi víi +2v. B¶ng 3.5 biÓu diÔn d¶i ®iÖn ¸p Vin ®èi víi c¸c ®Çu vµo Vref/2 kh¸c nhau. Vref/ 2(V) Vin(V) Step Size (mV) Hë * 0 ®Õn 5 5/256 = 19.53 2.0 0 ®Õn 4 4/255 = 15.62 1.5 0 ®Õn 3 3/256 = 11.71 1.28 0 ®Õn 2.56 2.56/256 = 10 1.0 0 ®Õn 2 2/256 = 7.81 0.5 0 ®Õn 1 1/256 = 3.90 Khoa c¬ ®iÖn - 95 - Tr−êng §HNNI_ Hµ Néi
- §å ¸n tèt nghiÖp NguyÔn V¨n Tó _ Líp T§H46 B¶ng 3.5: §iÖn ¸p Vref/2 liªn hÖ víi d¶i Vin. Ghi chó: - VCC = 5V - Khi Vref/2 hë th× ®o ®−îc ë ®ã kho¶ng 2,5V - KÝch th−íc b−íc (®é ph©n d¶i) lµ sù thay ®æi nhá nhÊt mµ ADC cã thÓ ph©n biÖt ®−îc. 9. C¸c ch©n d÷ liÖu D0 - D7. C¸c ch©n d÷ liÖu D0 - D7 (D7 lµ bÝt cao nhÊt MSB vµ D0 lµ bÝt thÊp nhÊt LSB) lµ c¸c ch©n ®Çu ra d÷ liÖu sè. §©y lµ nh÷ng ch©n ®−îc ®Öm ba tr¹ng th¸i vµ d÷ liÖu ®−îc chuyÓn ®æi chØ ®−îc truy cËp khi ch©n CS = 0 vµ ch©n RD bÞ ®−a xuèng thÊp. §Ó tÝnh ®iÖn ¸p ®Çu ra ta cã thÓ sö dông c«ng thøc sau: V in Dout = (3.16) kich thuoc buoc Víi Dout lµ ®Çu ra d÷ liÖu sè (d¹ng thËp ph©n). Vin lµ ®iÖn ¸p ®Çu vµo t−¬ng tù vµ ®é ph©n d¶i lµ sù thay ®æi nhá nhÊt ®−îc tÝnh nh− lµ (2 × Vref/2) chia cho 256 ®èi víi ADC 8 bÝt. 10. Ch©n ®Êt t−¬ng tù vµ ch©n ®Êt sè. §©y lµ nh÷ng ch©n ®Çu vµo cÊp ®Êt chung cho c¶ tÝn hiÖu sè vµ t−¬ng tù. §Êt t−¬ng tù ®−îc nèi tíi ®Êt cña ch©n Vin t−¬ng tù, cßn ®Êt sè ®−îc nèi tíi ®Êt cña ch©n Vcc. Lý do mµ ta ph¶i cã hai ®Êt lµ ®Ó c¸ch ly tÝn hiÖu t−¬ng tù Vin tõ c¸c ®iÖn ¸p ký sinh t¹o ra viÖc chuyÓn m¹ch sè ®−îc chÝnh x¸c. Trong phÇn tr×nh bµy cña chóng ta th× c¸c ch©n nµy ®−îc nèi chung víi mét ®Êt. Tuy nhiªn, trong thùc tÕ thu ®o d÷ liÖu c¸c ch©n ®Êt nµy ®−îc nèi t¸ch biÖt. Tõ nh÷ng ®iÒu trªn ta kÕt luËn r»ng c¸c b−íc cÇn ph¶i thùc hiÖn khi chuyÓn ®æi d÷ liÖu bëi ADC 804 lµ: a) BËt CS = 0 vµ göi mét xung thÊp lªn cao tíi ch©n WR ®Ó b¾t ®Çu chuyÓn ®æi. Khoa c¬ ®iÖn - 96 - Tr−êng §HNNI_ Hµ Néi
CÓ THỂ BẠN MUỐN DOWNLOAD
-
Bài giảng Cơ sở thiết kế máy: Chương 1 - Nội dung, quá trình thiết kế máy và chi tiết máy
11 p | 531 | 160
-
Chương 1: Nội dung, quá trình thiết kế máy và chi tiết máy
11 p | 342 | 101
-
Giáo trình thiết kế chi tiết máy - Chương 2
6 p | 268 | 88
-
Giáo trình thiết kế chi tiết máy - Chương 3 & 4
7 p | 228 | 78
-
Giáo trình thiết kế chi tiết máy - Chương 6
4 p | 212 | 74
-
Giáo trình thiết kế chi tiết máy - Chương 8
8 p | 188 | 73
-
Giáo trình thiết kế chi tiết máy - Chương 7
14 p | 212 | 72
-
Giáo trình thiết kế chi tiết máy - Chương 9 & 10
12 p | 188 | 71
-
Giáo trình thiết kế chi tiết máy - Chương 14
10 p | 169 | 62
-
Giáo trình thiết kế chi tiết máy - Chương 17 & 18
5 p | 137 | 60
-
Giáo trình thiết kế chi tiết máy - Chương 15
5 p | 156 | 58
-
Giáo trình thiết kế chi tiết máy - Chương 16
5 p | 140 | 58
-
Bài giảng Thiết kế và chế tạo khuôn ép nhựa: Vật liệu làm khuôn
10 p | 231 | 56
-
giáo trình thiết kế Ô tô phần 1
14 p | 210 | 52
-
NGHIÊN CỨU THIẾT KẾ VÀ CHẾ TẠO THIẾT BỊ SẤY ỨNG DỤNG CHO VẬT LIỆU DẠNG BỘT NHÃO STUDY ON THE DESIGN AND MANUFACTURE OF DRYER FOR PASTE MATERIAL
5 p | 221 | 51
-
Giáo trình thiết kế chi tiết máy - Chương 19 & 20
7 p | 120 | 33
-
Giáo trình thiết kế chi tiết máy - Chương 21
6 p | 113 | 30
-
Độ tin cậy hệ thống Thiết kế đánh giá độ tin cậy
5 p | 93 | 18
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn