intTypePromotion=3
Array
(
    [0] => Array
        (
            [banner_id] => 140
            [banner_name] => KM1 - nhân đôi thời gian
            [banner_picture] => 964_1568020473.jpg
            [banner_picture2] => 839_1568020473.jpg
            [banner_picture3] => 620_1568020473.jpg
            [banner_picture4] => 994_1568779877.jpg
            [banner_picture5] => 
            [banner_type] => 8
            [banner_link] => https://tailieu.vn/nang-cap-tai-khoan-vip.html
            [banner_status] => 1
            [banner_priority] => 0
            [banner_lastmodify] => 2019-09-18 11:11:47
            [banner_startdate] => 2019-09-11 00:00:00
            [banner_enddate] => 2019-09-11 23:59:59
            [banner_isauto_active] => 0
            [banner_timeautoactive] => 
            [user_username] => sonpham
        )

)

Thiết kế thuật toán Kasumi trên FPGA trong bảo mật thông tin di động

Chia sẻ: Lê Na | Ngày: | Loại File: PDF | Số trang:5

0
52
lượt xem
9
download

Thiết kế thuật toán Kasumi trên FPGA trong bảo mật thông tin di động

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Giải pháp sử dụng thuật toán bảo mật Kasumi trên công nghệ FPGA (FIELD-Pogrammable Gate Array) là phương pháp bảo mật thông tin được thiết kế trên phần cứng, nhằm đảm bảo thông tin tốt hơn giải pháp bảo mật dựa trên phần mềm. Giải pháp thực hiện là nghiên cứu thuật toán Kasumi thiết kế chương trình bảo mật thông tin di động trên cơ sở ứng dụng công nghệ FPGA. Việc thực nghiệm được tiến hành dùng ngôn ngữ lập trình phần cứng Verilog để viết chương trình thực hiện mã hóa Kasumi trong bảo mật thông tin di động. Sau đó dùng phần mềm ModeISIM để thực hiện mô phỏng tuật toán bảo mật Kasumi.

Chủ đề:
Lưu

Nội dung Text: Thiết kế thuật toán Kasumi trên FPGA trong bảo mật thông tin di động

  1. CONG NGHE VIEN THONG THIET KE T H U A T TOAN * KASUMI TREN FPGA TRONG BAO M A T THONG TIN DI DONG ThS. Tran Hoang Vu dung he thdng ngay tren chinh cMp dd. Giaiphapsu'dungthuattoan bao matKasumi tren cong nghe FPGA (Field-Programmable Lmh kien FPGA cho phdp cau hinh lai de thay Gate Array) la phu'dng phap bao mat thong ddi chire nang logic trong kM vin dang nim trong tin dude thiet ke tren phan ciyng, nhim bao he thdng. Kha nang nay cho phdp riha tMet ke cd mat thong tin tdt hdn giai phap bao mat du!a the dd dang thay doi chite nang phan cimg gidng tren phan mem. nhu dang thuc Men tren phan mem. Tham cM FPGA Giai phap thitc hien la nghien ciyu thuat cdn cd the tu ddng eau hinh de thue Men cae chire toan Kasumi de thiet ke chudng trinh bao nang khac nhau trong rihirng khoang thdi gian khac mat thdng tin di dgng (TTDD) tren cd sd li'ng nhau. Kha nang cho phdp cau hinh lai chiic nang dung cong nghe FPGA. Viec thitc nghiem logic ed the img dung trong nMeu kieu he thdng de dude tien hanh dung ngdn ngiyiap trinh phan eai dat he thdng tu khic phuc loi, tao he thdng ed Cling Verilog de viet chudng trinh thitc hien the dugc cau Mnh cho nMeu mdi trudng boat ddng, ma hoa Kasumi trong bao mat TTDD. Sau do hoac eai dat thanh phan cimg da muc dich cho cae dung phan mem ModelSIM de thitc hien mo ling diing khac nhau. Hon niia, sii dung FPGA lam phdng thuat toan bao mat Kasumi. cho de tMet ke va kiem tra phan cimg ciing nhu kha nang nhanh chdng tung san pham ra thi trudng. G I O I THIEU CONG NGHE FPGA Cho den nay, nMeu nha tMet ke da su dung FPGA de eai dat tren ciing mdt phan cimg ea thuat toan Nhdm eac mach tich hgp dugc biet den vdi eai ten ma hoa khoa cdng khai dimg trong tao va thay ddi Unh kien logic lap trinh dugc (PLD) hay Mang eac khoa phien va thuat toan khoa bi mat truyen thdng cdng lap trinh dugc (FPGA) cho phep ngudi tMet ke dimg trong ma hoa dii Ueu ngudi diing [1]. cau hinh cho nd cM trong vai giay, va mdi FPGA cd the tMet ke de thuc Men cac chire nang hoan toan Ben canh thdi gian de tMet ke va phat trien ngin khac nhau. Sd lan cau hinh lai cua FPGA la khdng hon, linh kien FPGA cdn cho phdp kha nang che tao gidi ban, do dd cd the ngMen cim, phat trien va ling cac bang mach miu ciing nhu cac giai phap gia re. TAP CHI CNTT&TT KY 1 (11.2009) 37
  2. CONG NGHE V I E N THONG Tham chi ddi vdi ca cac he thdng dang cd gia thanh vdi nhau thdng qua mang cac dudng dinh hudng va rat cao tM cac nha san xuat FPGA ciing cd the cung toan bd kien tnic logic nay ket ndi vdi the gidi ben cap cdng cu va kha nang xu ly de cd the chuyen ngoai qua eac cdng vao/ra lap trinh dugc. Trong eac tMet ke sang cac Unh kien lap trinh dugc nay. cMp FPGA the he mdi nhat, ngoai cac thanh phan Khoi RAM nbirna CO ban nhu tren, cdn dugc nhiing them rat nMeu Khoi I/O khdi Chile nang tien Uen khac, ed the ke den nhu Khdi RAM cd dung lugng Idn, bd Nhan cMa cho cac Lien ket cau hinh duoc img dung DSP, eac bd Vi xu ly nhimg 8 bit, 32 bit Bp nhan chia ldi mem va tham cM ea bd Vi xu ly cimg ciing dupe Khoi Logic cau nhung trong FPGA. Hinh 1 trinh bay cau tnic tong hinh dugc (CIB) quat cac thanh phan trong mot FPGA cdn Hinh 2 trinh bay eau tnic chung ciia mdt CLB, mdi CLB bao Kiea tnic Chip FPGA Quan !)• dong ho gdm bdn sUee ket ndi tdi ma tran chuyen mach. (DCM. BLTG) Dii Ueu cau Mnh cho FPGA dupe nap vao eac d H inh 1. Cau true co ban cua FPGA nhd dac biet ben trong cMp de tuy chpn ehuc nang Ddi vdi cac nha thiet ke cMp bao mat di ddng, eiia nd. FPGA ed the dpe dii Ueu cau Mnh cua nd tir FPGA cho phdp tMet ke he thdng mdt each mem bd nhd PROM ngoai thdng qua cdng ndi tiep hoac deo nhat. Kien tnic bao mat cd the dugc thii nghiem song song (che dd master), hoac dugc nap tii tMet vdi ma hoa khdi hoac ma xoin, vdi nhieu kieu ham hi khac ben ngoai (che dp ngoai vi hay slave), cac bam, thay ddi giao dien vdi CPU chinh de ed the nha san xuat Unh kien FPGA ciing eung cap cdng cu phan tich va danh gia Meu nang eua he thdng. Ung phin mem manh, hd trp nMeu each thiet ke khac dung thue te dugc nap true tiep vao FPGA va cd the nhau, tii ve so dd cho den md ta boat ddng, may thay ngay cac hoat ddng cua nd. Quyet dinh eudi trang thai, md phdng, dat va Uen ket cac khdi chire ciing khdng cdn la tren co sd cam tinh, hay chi la nang de tao, nap vao cMp va dge nguge tro lai ludng md phdng tren phin mem ma hoan toan theo hieu bit eau Mnh cho cMp. nang thue cua cac thanh phan tMch hgp. KM eau Mnh lai cMp, chire nang cua cac CLB va Cau tnic ben ttong cua FPGA bao gdm hang ngan Uen ket giiia chimg do dd ciing thay ddi theo, lam khdi logic da nang, hay cdn ggi la Khdi logic cau cho mach ed ehuc nang hoan toan mdi. Moi CLB ed hirih dugc (CLE) dugc tMet ke va sip xep mdt each the cau Mnh tharih hai che dd - logic hoac lam bd mem deo vdi kien tnic kha trinh. cac CLB Uen ket rihd. OOJT COUT A L J T — Carry ^•J ? Hinh 2. Cau true slice trong FPGA I 38 I TAP CHI CNTT&TT KY 1 (11.2009)
  3. CONG NGHE VIEN THONG Hinh 3: Cau triic chung thuat toan KASUMI THUAT TOAN KASUMI mdt khdi FL FI (HUih 3d) la khdi pM tiiyen 16 bit, tu nd ciing ed cau tnic Feistel bdn vdng, FI bao gdm KASUMI (HUih 3b) la thuat toan ma hoa khdi khoa hai khdi thay ddi (S-box) 9 bit va hai khdi thay doi ddi ximg hg MISTY do tap doan MitsubisM Electromc 7 bit. Hinh 3d cM ra rang du Ueu qua ham FI theo ngMen cim va phat trien. Sau dd dugc ESTI phat hai dudng khac nhau, dudng 'day' cd 9 bit va dudng trien thanh tieu chuan ma hoa qude te dimg cho mong ed 7 bit. Chii y la trong eau tnic Feistel nhu he thdng TTDD the he Ba W-CDMA [6]. Mue dich co sit dung trong tMet ke nay, mdi vdng ed diu ra deu ban la nham tMet ke thuat toan cd kha nang bao dugc xoay chieu trudc kM dua tdi dau vao cua vdng mat chdng lai cac cude tan cdng tuyen tinh va ca tiep theo. Sau kM hoan thanh du tam vdng theo pM tuyen, nhd ggn (sii dung it cdng logic ding nhu thuat toan KASUMI, dau ra cudi cimg chinh la khoi cdng suat tieu thu it), va de dang eai dat vdi Meu dir Ueu da ma hoa tuong img vdi khdi dii Ueu a dau nang cao ea tren phan cimg ciing nhu phan mem vao [8]. [2]. Thuat toan KASUMI khac rihau theo vdng chin le, trong cac vdng le ham eua vdng dugc tinh bing each lay ket qua tinh dugc tii ham FL (Hinh 3a) dat vao ham FO (Hinh 3c), cdn trong cac vdng chin tM nguge lai, ket qua trudc het dugc tinh ttong FO va sau dd dugc dua tdi FL. FL la ham 32 bit cM bao gdm cac cdng AND, OR, NOT cimg vdi chire nang quay trai. Ham FO ciing la mdt ham 32 bit nhung phiic tap hon, cd cau tnic Feistel ba vdng, mdi vdng ehiia TAP CHI CNTT&TT KY 1 (11.2009) 39
  4. CONG NGHE VIEN THONG GIAI PHAP T H I E T KE THUAT TOAN KASUMI Kasumi 2R Block l_DATA[63;01 Kasumi Round Block l_KEY [127:0] LKASUMI_EN Kasumi FO Block Kasumi FI Block Kasumi_ Keygen Kasumi_ FL Block Block Kasumi_ S9 Kasumi_ S7 Block Block O_DATAtS3:01 M Hinh 4. So do khdi thiet ke tong thi khoi Kasumi Tir so dd tMet ke tong the khdi Kasumi (HUih 4) ta vu cho viec xay dung thuat toan 19 dam bao tinh xay dung so dd cM tiet bing ngdn ngii md ta phan toan ven dir Ueu va thuat toan 18 dam bao tinh tm cimg Verilog de thire Men viec ma hda dii Ueu phuc cay cua thdng tin [3]. I_KASUM1_EN 1_CLK l_RESET_l I ftOUND_DOMe I CLI il Register I tizr :eiKii I \ L£MUX / « ENCODER KASUMI ROUND [127 :01 K03 I CLK ROUND_Da»4e 1: 0_RD_DATA Hinh 5: So do thiet ke chi tiet tong the khdi Kasumi 40 TAP CHi CNTT&TT KY 1 ( 1 1 . 2 0 0 9 )
  5. CONG NGHE V I E N THONG CHU'ONG TRINH MO PHONG THUAT # Key Uiit 00000000000000000000000000000 TOAN KASUMI 00000000000000000000000000000000000000 00000000000000000000000000000000000000 Su dung chuong tririh md phdng ModelSIM kiem 00000000000000000010111 tra boat ddng cua ma hda KASUMI Nhap dir Ueu ma hda 64 bit vao Ket qua sau kM di qua khdi ma hda KASUMI # Data Uiput 000000000000000000000000000 # Data decode from Core design 101001011100 0000000000000000000000000000000111000 0011100011101101011110011lOOOOOI111000 01110010010010 Nhap khda k 128 bit vao mugij Uto Hinh 6: Ket qua chay mo phong ma Kasumi Tai lieu t h a m khao Wireless security, McGraw-Hill [1]. TS. NGUY£N VAN CUDNG (2005), Be tai nghien cuu [5]. ROGER J. SUTTON (2002), Secure Communications: khoa hoc cap to Nghien cuu ung dung cong nghe ASIC, Dai hoc Applications and Management Da Nang [61.KEIJITACHIKAWA, JOHN WILEY & Sons (2002), W-CDMA: [21. TS.NGUYEN PHAM ANH DUNG (2004), Thong tin di dong Mobile Communications System meheSa, NXBBuudign [7]. FLAVIO MURATORE, JOHN WILEY & Sons (2001), UMTS [31. T 6 N G VAN ON (2007), Thiet ke mach sd vol VHDL Mobile Communication for the Future &Verilog, NXB Lao dpng xa hoi [8]. TOMAS BALDERAS-Ck)ntreras Rene A. Cumplido-Pan-a [41. RANDALL K. NICHOLS, PANOS C. LEKKAS (2002), (2004), Security Archltectwe In UMTS Third Generation Cellular Networks, National Instltudeof Optical and Electronic, Mexico TAP CHI CNTT&TT KY 1 ( 1 1 . 2 0 0 9 ) 41

CÓ THỂ BẠN MUỐN DOWNLOAD

AMBIENT
Đồng bộ tài khoản