Thiết kế vi mạch dựa trên ngôn ngữ VHDL (Tái bản lần thứ nhất): Phần 1
111
lượt xem 30
download
lượt xem 30
download
Download
Vui lòng tải xuống để xem tài liệu đầy đủ
VHDL là một ngôn ngữ mô tả phần cứng (HDL) được sử dụng để mô tả một hệ thống thiết kế logic. Được dùng trong thiết kế CPLD hoặc FPGA, phần mềm sẽ nạp chương trình vào CPLD hoặc FPGA để có được một hệ thống logic mà chúng ta đã thiết kế. Mời các bạn cùng tìm hiểu ngôn ngữ này qua phần 1 tài liệu Thiết kế vi mạch dựa trên ngôn ngữ VHDL.
Chủ đề:
Bình luận(0) Đăng nhập để gửi bình luận!
CÓ THỂ BẠN MUỐN DOWNLOAD