Thực hiện khối tách biên ảnh trên FPGA

Chia sẻ: _ _ | Ngày: | Loại File: PDF | Số trang:5

Thêm vào BST

Báo xấu

33
lượt xem 4
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài viết Thực hiện khối tách biên ảnh trên FPGA trình bày một ứng dụng của công nghệ FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong thiết kế và phát triển thuật toán tách biên ảnh trên phần cứng cấu hình lại FPGA.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Thực hiện khối tách biên ảnh trên FPGA

20 Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng THỰC HIỆN KHỐI TÁCH BIÊN ẢNH TRÊN FPGA IMPLEMENTATION OF AN EDGE DETECTION MODULE ON FPGA Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng Trường Đại học Bách khoa, Đại học Đà Nẵng; Email: thanghv@dut.udn.vn Tóm tắt - Bài báo này trình bày một ứng dụng của công nghệ Abstract - This paper presents an application of the FPGA and the FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong Xilinx System Generator tool in designing and developing the edge thiết kế và phát triển thuật toán tách biên ảnh trên phần cứng cấu detection algorithm on the FPGA hardware platform. The paper hình lại FPGA. Bài báo trình bày quy trình thiết kế và đánh giá hai shows the process of designing and evaluating the two edge bộ tách biên ảnh thông dụng sử dụng mặt nạ Sobel và Prewitt trên detectors using Sobel and Prewitt masks on both Matlab Simulink phần mềm Matlab Simulink và trên board mạch Virtex-5 FPGA của and Virtex-5 FPGA boards. This example illustrates the process of Xilinx. Thông qua ví dụ thiết kế này, một quy trình đồng thiết kế và co-designing and monitoring software and hardware for the FPGA kiểm tra trên phần mềm và phần cứng cho các ứng dụng xử lý tín digital signal processing applications, helping to accelerate the hiệu trên FPGA được trình bày, giúp ích cho việc phát triển nhanh signal processing algorithms and the FPGA-related applications. các thuật toán xử lý tín hiệu và các ứng dụng liên quan trên FPGA. Từ khóa - edge detection; FPGA; system generator; DSP; Xilinx; Key words - edge detection; FPGA; system generator; DSP; hardware implementation. Xilinx; hardware implementation. 1. Đặt vấn đề ứng dụng điển hình của FPGA là sử dụng FPGA như một Ngày nay, công nghệ xử lý hình ảnh đang được ứng bộ tăng tốc phần cứng (hardware-accelerator) trong các hệ dụng rộng rãi trong nhiều lĩnh vực như y học, an ninh, giao thống tính toán hiệu năng cao, hoặc sử dụng FPGA để thiết thông, bảo mật, cũng như trong lĩnh vực tự động hóa. Các kế và phát triển hệ thống nhúng. ứng dụng của xử lý ảnh trong chẩn đoán y học dựa vào các Cùng với sự ra đời của các dòng sản phẩm chip FPGA thiết bị phần cứng đa dạng như máy chụp cắt lớp, máy chụp mới có mật độ tích hợp ngày càng cao và công suất tiêu thụ cộng hưởng từ, máy siêu âm, máy điện tim. Trong an ninh, cực thấp, các công cụ phần mềm hỗ trợ thiết kế đi kèm cho xử lý ảnh hỗ trợ phát hiện chuyển động, giúp cảnh báo xâm FPGA cũng được các hãng sản xuất FPGA chú trọng phát phạm, phát hiện các tình huống bất thường dựa trên nhận triển với mục tiêu giúp người dùng giảm thiểu thời gian dạng cử động của cơ thể người. Trong giao thông, việc thu thiết kế và phát triển sản phẩm. Hai công cụ tiêu biểu của thập và xử lý tín hiệu hình ảnh từ camera giúp theo dõi hãng Xilinx [2] – một trong những hãng sản xuất FPGA lượng xe lưu thông trên đường nhằm cảnh báo sớm tình hàng đầu thế giới – là Embedded Development Kit (EDK) trạng ùn tắc, ghi nhận các trường hợp vi phạm giao thông, cho phép phát triển hệ thống nhúng và Xilinx System chụp và truy xuất số xe vi phạm để xử lí. Có thể nói, kỹ Generator (XSG) [3] cho phép phát triển nhanh các ứng thuật xử lý ảnh đã và đang đóng vai trò cực kỳ quan trọng dụng xử lý tín hiệu (bao gồm cả xử lý ảnh) trên các board và đang hiện hữu rộng khắp trong các hệ thống điện tử phát triển FPGA của Xilinx [4, 5]. thông minh có trên thị trường. Ngày nay, yêu cầu sử dụng Bài báo này sẽ trình bày việc thực thi và đánh giá bộ các thiết bị nhúng thông minh tích hợp kỹ thuật xử lý ảnh tách biên ảnh sử dụng hai mặt nạ thông dụng là mặt nạ nâng cao đang gia tăng nhanh chóng. Điều này đòi hỏi sự Sobel và mặt nạ Prewitt trên FPGA của hãng Xilinx sử tích hợp của các kỹ thuật xử lý ảnh trên các hệ thống nhúng dụng công cụ XSG. Khác với nghiên cứu được công bố để đạt được những yêu cầu khắt khe về công suất tiêu thụ, trong [5], nghiên cứu của chúng tôi thực hiện so sánh hiệu tốc độ xử lý, tài nguyên phần cứng và thời gian phát triển năng của hai loại mặt nạ thông dụng được sử dụng trong sản phẩm. bài toán tách biên ảnh, cũng như nghiên cứu của chúng tôi Có nhiều bước xử lý khác nhau được thực hiện trong một trình bày chi tiết quy trình đồng thiết kế trên phần mềm và hệ thống xử lý ảnh, trong đó tách biên ảnh (Edge Detection) phần cứng (software-hardware co-design) sử dụng XSG [1] là một trong những bước xử lý đầu tiên nhằm trích rút cùng các kết quả phân tích và đánh giá chi tiết. các đặc trưng mong muốn của đối tượng từ dữ liệu ảnh số Nội dung bài báo được sắp xếp theo trình tự sau đây. hóa. Kỹ thuật tách biên ảnh được thực hiện bằng phép nhân Phần 2 trình bày cơ sở lý thuyết của kỹ thuật tách biên ảnh chập hai chiều giữa một mặt nạ được định nghĩa trước với và các công cụ phần mềm sử dụng trong thiết kế bao gồm bức ảnh muốn tách biên. Tùy thuộc vào loại mặt nạ được sử XSG và Matlab Simulink. Phần 3 trình bày chi tiết kiến dụng, các bộ tách biên ảnh được phân chia thành tách biên trúc của bộ tách biên ảnh được thực hiện trong XSG. Phần ảnh sử dụng toán tử Sobel, Prewitt, hay Roberts [1]. Thách 4 trình bày các kết quả mô phỏng trên phần mềm và thực thức đặt ra là làm thế nào để có thể thực thi các kỹ thuật tách thi trên phần cứng cùng các đánh giá về tài nguyên và công biên ảnh này cũng như các kỹ thuật xử lý ảnh khác một cách suất tiêu thụ. Cuối cùng, một số kết luận và hướng nghiên hiệu quả trên các phần cứng và hệ thống nhúng. cứu tiếp theo được đưa ra ở Phần 5. Trong bối cảnh đó, công nghệ FPGA (Field Programmable Gate Array) cho phép thiết kế và thực thi 2. Cơ sở lý thuyết các hệ thống số với tốc độ cao, công suất tiêu thụ thấp, đồng Phần này sẽ giới thiệu khái quát các cơ sở lý thuyết liên thời cho phép tái cấu hình và cấu hình động từng phần. Các quan, làm tiền đề cho việc thiết kế và thực thi bộ tách biên
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG - SỐ 9(82).2014 (ISSN 1859-1531) 21 ảnh trên FPGA sử dụng công cụ Xilinx System Generator các loại bộ nhớ được hỗ trợ cho FPGA như SinglePort được trình bày ở các phần sau. RAM, DualPort RAM, FIFOs [3]. 2.1. Kỹ thuật tách biên ảnh dựa trên gradient Bên cạnh đó, thư viện Simulink của XSG chứa 2 thư Như đã đề cập ở Phần I, tách biên ảnh được thực hiện viện: Xilinx Blocksets và Xilinx Reference Blocksets. bằng phép nhân chập hai chiều giữa một mặt nạ được với Trong đó thư viện “Xilinx Blocksets” chứa các khối chức kích thước và các hệ số được định nghĩa trước với bức ảnh năng đơn giản như: thanh ghi, bộ cộng, delay, các hàm toán đầu vào muốn tách biên. Một điểm được coi là điểm biên học đơn giản, ROM, các bộ lọc FIR, bộ nhớ đệm FIFO. nếu có sự thay đổi nhanh hoặc đột ngột về mức xám. Thư viện “Xilinx Reference Blocksets” chứa các khối Đường biên là tập hợp các điểm biên liên tiếp và là một chuẩn. Các khối này tương đối phức tạp và có thể sử dụng loại đặc trưng cục bộ tiêu biểu trong phân tích và nhận dạng với các mục đích xác định khác nhau như: các bộ tính FFT, ảnh, có ý nghĩa quan trọng trong phân vùng ảnh. Nhận dạng DFT… rất phù hợp cho thực hiện các hệ thống xử lý tín biên dựa trên gradient là một kỹ thuật thường được sử hiệu số trên FPGA [3, 4]. dụng. Phương pháp gradient [1] là phương pháp dò biên cục bộ (phương pháp tìm biên trực tiếp) dựa theo đạo hàm 3. Thực hiện khối tách biên ảnh trên FPGA sử dụng cực đại bậc nhất. Gradient được hiểu là một vectơ có các Xilinx System Generator thành phần biểu thị tốc độ thay đổi giá trị cường độ 3.1. Sơ đồ khối tổng quát hệ thống sáng của điểm ảnh theo hai hướng x (hướng ngang) và y Hình 1 trình bày sơ đồ khối tổng quát của hệ thống thực (hướng dọc). thi thuật toán tách biên ảnh dựa trên mặt nạ 3x3 được thực Trong phương pháp gradient, hai toán tử Sobel và hiện trong MATLAB kết hợp XSG. Trong sơ đồ khối này, Prewitt (còn được gọi là mặt nạ Sobel và Prewitt) được sử Image Source khối nhận bức ảnh đầu vào bất kì có thể là dụng phổ biến. Trong nghiên cứu này, chúng tôi lựa chọn ảnh màu hay ảnh đa cấp xám (gray scale), Image Pre- sử dụng mặt nạ có kích thước 3x3. Với kích thước mặt nạ processing Unit là khối tiền xử lý ảnh được thực hiện trong đã lựa chọn, các hệ số của bộ lọc Sobel được cho theo biểu môi trường MATLAB, tương tự khối Image Post- thức (1) và các hệ số của bộ lọc Prewitt được cho trong biểu processing Unit thực thi các thao tác hậu xử lý ảnh sau khi thức (2). nhận được dữ liệu đầu ra từ khối tách biên ảnh để  1 0 1  1 2 1 hiển thị ảnh đã được tách biên lên của sổ của MATLAB sử Gx   2 0 2 ; Gy   0 0 0  (1) dụng Image Vỉewer. Tất cả các khối Image Source, Image  1 0 1  1 2 1 Pre-processing Unit và Image Post-processing Unit đều     được thực hiện bên trong môi trường MATLAB Simulink.  1 0 1  1 1 1 Gx   1 0 1 ; Gy   0 0 0  (2) Using MATLAB Using XSG Using MATLAB  1 0 1  1 1 1     Image post- Image pre- Edge detection Trong các biểu thức (1) và (2), Gx và Gy lần lượt là các Image source proscessing unit module processing Image viewer thành phần mặt nạ nhạy với những thay đổi theo phương x unit và y tương ứng. Hai mặt nạ này sẽ lần lượt được dịch Hình 1. Sơ đồ khối tổng quát hệ thống tách biên ảnh sử dụng chuyển trên toàn bộ bức ảnh cần tách biên để thực hiện Xilinx System Generator và MATLAB Simulink phép nhân chập 2 chiều cho toàn bộ các điểm ảnh. Kết quả tách biên theo cả hai phương x và y sẽ là kết hợp kết quả Khối quan trọng nhất của hệ thống được thiết kế là Edge từ cả hai thành phần, được cho theo công thức (3). Trong Detection Module thực hiện chức năng tách biên ảnh sử thực tế, để đơn giản hóa việc tính toán, công thức (4) dụng mặt nạ đã được xác định trước, đây là khối được thiết thường được sử dụng để xấp xỉ giá trị điểm biên thay cho kế, tổng hợp, mô phỏng và thực thi trên phần cứng FPGA công thức (3). sử dụng công cụ XSG. G = (Gx2 + Gy2) 1/2 (3) Trong phạm vi của nghiên cứu này, chúng tôi sử dụng phần mềm MATLAB R2010b, đi kèm với Simulink và G = |Gx| + |Gy| (4) Fixed-Point Toolbox, môi trường thiết kế Xilinx ISE 2.2. Công cụ Xilinx System Generator (XSG) Design 13.2 có tích hợp bộ công cụ Xilinx System Xilinx System Generator (XSG) là công cụ phát triển Generator. Tất cả các phần mềm này chạy trên nền hệ điều hệ thống cho FPGA, cho phép thiết kế hệ thống số trên hành Windows 7 phiên bản 32-bit. FPGA ở dạng các khối, và hỗ trợ mô phỏng, debug, tạo 3.2. Thiết kế các khối tiền xử lý và hậu xử lý code để nạp vào FPGA hoặc kết hợp vào những ứng dụng lớn hơn. XSG được xây dựng như một Blockset của Nhiệm vụ của hai khối tiền xử lý và hậu xử lý là đảm Simulink trong môi trường MATLAB. Do đó, XSG thừa bảo sự tương thích về định dạng dữ liệu giữa bức ảnh đầu hưởng tất cả các ưu điểm của Simulink trong việc xây dựng vào và bức ảnh sau khi xử lý với khối tách biên trong XSG. hệ thống và mô phỏng. XSG còn sử dụng thư viện của Sơ đồ của hai khối tiền xử lý ảnh (Image Pre-processing LogicCore để xây dựng các block của mình. Trong thư viện Unit) và hậu xử lý ảnh (Image Post-processing Unit) lần của XSG có tất cả các khối thực hiện các chức năng từ cơ lượt được trình bày trên Hình 2 và Hình 3. bản như cộng, trừ, nhân, các khối logic..v..v, cho đến Trong khối tiền xử lý ảnh (Hình 2), ảnh đầu vào có thể những thiết kế phức tạp hơn hướng đến xử lý tín hiệu số là ảnh màu RGB hay ảnh đa cấp xám sẽ được đọc vào từ như bộ lọc số, phép nhân chập, cũng như khả năng tích hợp file ảnh với kích thước được lựa chọn là 256x256 điểm ảnh.
22 Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng Ảnh này sau đó sẽ được cho đi qua khối chuyển đổi không sở lý thuyết đã được trình bày ở các biểu thức (1)-(4) trong gian màu để đảm bảo bức ảnh đưa vào xử lý trong khối tách Phần 2. biên luôn là ảnh đa cấp xám. Các khối tiếp theo thực hiện chuyển đổi bức ảnh ở dạng hai chiều thành dạng biểu diễn một chiều để tuần tự đưa các điểm ảnh vào xử lý trong khối tách biên. Trong khối hậu xử lý ảnh (Hình 3), quá trình ngược lại được thực hiện để chuyển dữ liệu ảnh nối tiếp tại đầu ra của khối tách biên thành biểu diễn bức ảnh hai chiều và đưa ra hiển thị kết quả tách biên trong cửa sổ đồ họa của MATLAB. Hình 5. Chi tiết Edge Detection Module thực hiện trong XSG Hình 2. Khối tiền xử lý ảnh (Image Pre-processing Unit) Hình 6. Sơ đồ chi tiết thực hiện các mặt nạ theo phương ngang (Horizontal) và phương dọc (Vertical) trong XSG 4. Kết quả tổng hợp trên phần cứng và đánh giá 4.1. Kết quả tổng hợp thiết kế trên phần cứng Hình 3. Khối hậu xử lý ảnh (Image Post-processing Unit) 3.3. Thiết kế khối tách biên ảnh INPUT IMAGE FPGA Virtex5 xc5vlx110t-1ff1136 HORIZONTAL GRADIENT VERTICAL GRADIENT GRADIENT COMBINING THRESHOLD OUTPUT IMAGE Hình 7. Sơ đồ kết nối giữa board FPGA Virtex-5 với máy tính Hình 4. Sơ đồ khối tổng quát của Edge Detection Module thực hiện đồng mô phỏng phần mềm và phần cứng Các Hình 4, 5 và 6 trình bày chi tiết quá trình thiết kế Chúng tôi thực hiện tổng hợp thiết kế hai bộ tách biên và thực hiện bộ tách biên ảnh trong môi trường MATLAB ảnh đã trình bày trong phần trước cho FPGA của Xilinx để Simulink sử dụng Xilinx System Generator. Hai bộ lọc tách đánh giá tài nguyên phần cứng, công suất tiêu thụ cũng như biên ảnh thông dụng sẽ được thử nghiệm và đánh giá là bộ để thực hiện việc đồng mô phỏng trên phần mềm và phần lọc Sobel và bộ lọc Prewitt có kích thước 3x3. Về cơ bản cứng. Để thực hiện việc đánh giá này, chúng tôi lựa chọn hai bộ lọc này chỉ khác nhau ở hệ số cụ thể của mỗi bộ lọc, loại FPGA có sẵn trên thị trường của hãng Xilinx: Virtex- nên cấu trúc phần cứng thực thi cả hai bộ lọc về nguyên tắc 5 XC5VLX110T-1FF1136. Kết quả tổng hợp trên phần là giống nhau. Quá trình thực thi bộ tách biên ảnh trình bày cứng FPGA được trình bày trong các Bảng 1. Dựa vào số trong các Hình 5 và 6 phản ảnh rõ ràng và phù hợp với cơ liệu từ Bảng 1 nhận thấy bộ lọc Sobel tiêu tốn ít tài nguyên
TẠP CHÍ KHOA HỌC VÀ CÔNG NGHỆ, ĐẠI HỌC ĐÀ NẴNG - SỐ 9(82).2014 (ISSN 1859-1531) 23 hơn so với bộ lọc Prewitt. Dự đoán rằng có thể các phép toán nhân với các hệ số “+2” và “-2” trong mặt nạ Sobel đã được thực hiện bằng các phép dịch bit, vì vậy sẽ tiết kiệm được tài nguyên hơn. Do các báo cáo tổng hợp phần cứng của Xilinx bị giới hạn nên việc phân tích sâu hơn không dễ dàng thực hiện, và vì vậy đây sẽ là một vấn đề cần được tìm hiểu trong nghiên cứu tiếp theo. Bảng 1. Ước lượng tài nguyên phần cứng của các bộ tách biên Sobel và Prewitt trên board Virtex-5 XC5VLX110T. Phần cứng sử dụng Sobel Prewitt Slices 252 301 FFs 458 782 Hình 9. Kết quả ảnh tách biên sử dụng bộ lọc Sobel, LUTs 496 658 kết quả tách biên trên phần mềm IOBs 16 16 DSP48s 18 18 Một thông số khác rất quan trọng để đánh giá thiết kế trên FPGA là công suất tiêu thụ. Chúng tôi sử dụng công cụ Xilinx XPower Analyzer để ước lượng công suất tiêu thụ trên phần cứng của từng bộ lọc Sobel và Prewitt. Tổng công suất tiêu thụ của các thiết kế lần lượt là 1.062W và 1.065W, tương ứng khi sử dụng các bộ lọc Sobel và Prewitt. Điều này nói lên được bộ lọc Sobel tiêu tốn ít công suất hơn so với Prewitt. Kết quả ước lượng công suất hoàn toàn phù hợp với kết quả ước lượng tài nguyên phần cứng đã trình bày ở trên, thiết kế càng tốn nhiều tài nguyên thì công suất tiêu thụ sẽ lớn hơn. Hình 10. Kết quả ảnh tách biên sử dụng bộ lọc Sobel, 4.2. Kết quả tách biên bằng phần mềm và chạy kiểm tra kết quả tách biên trên phần cứng FPGA thực tế trên phần cứng FPGA Chúng tôi thực hiện đồng mô phỏng phần mềm và phần cứng (hardware-software co-design) trong Simulink để đánh giá kết quả tách biên ảnh. Board mạch FPGA được sử dụng là Virtex-5 XUP xc5vlx110t-1ff1136, sơ đồ kết nối giữa phần mềm MATLAB Simulink và phần cứng FPGA được minh họa trên Hình 7. Kết quả tách biên được trình bày trên các Hình 8, 9, 10, 11 và 12. Trong đó: Hình 8 hiển thị ảnh gốc ngõ vào (ảnh Lena) sử dụng để tách biên cho cả hai mặt nạ Sobel và Prewitt; Hình 9 và Hình 10 là kết quả tách biên sử dụng mặt nạ Sobel trên phần mềm và phần cứng; Hình 11 và Hình 12 là kết quả tách biên sử dụng mặt nạ Prewitt trên Hình 11. Kết quả ảnh tách biên sử dụng bộ lọc Prewitt, phần mềm và phần cứng. kết quả tách biên trên phần mềm Hình 8. Ảnh gốc ngõ vào Hình 12. Kết quả ảnh tách biên sử dụng bộ lọc Prewitt,
24 Trần Nhật Tin, Lê Thanh Lâm, Huỳnh Việt Thắng kết quả tách biên trên phần cứng FPGA phương pháp tách biên trực tiếp, nếu sự biến thiên độ sáng không đột ngột thì biên khó tách ra hoàn toàn được. Đối với từng bộ lọc Sobel hay Prewitt, kết quả tách biên khi thực hiện bằng phần mềm và trên phần cứng FPGA là giống nhau. Điều này cho thấy thuật toán xây dựng trên FPGA sử dụng công cụ XSG đã đảm bảo tính đúng đắn của thiết kế. Quan sát kỹ các ảnh tách biên ở các Hình 9-12 nhận thấy rằng, bộ lọc Sobel cho kết quả tách biên tốt hơn, có khả năng tách được nhiều chi tiết (biên) hơn so với bộ lọc Prewitt, ví dụ trên phần mũ và tóc của Lena. Chúng tôi cũng đã thử nghiệm hai bộ lọc với ảnh nhiễu tại đầu vào; trong đó, ảnh bị làm nhiễu với nhiễu “salt and pepper” (Hình 13). Kết quả thử nghiệm được trình bày trên Hình 14 (Sobel) và Hình 15 (Prewitt). Kết quả tách biên Hình 13. Ảnh Lena bị làm nhiễu với nhiễu “salt and pepper” với ảnh bị nhiễu khi dùng bộ lọc Sobel có vẻ tốt hơn bộ lọc Prewitt, với nhiều chi tiết biên được phát hiện hơn. Việc thử nghiệm với các loại nhiễu khác sẽ được thực hiện trong các nghiên cứu tiếp theo. 5. Kết luận Bài báo đã trình bày một ứng dụng của FPGA và công cụ hỗ trợ phát triển Xilinx System Generator trong thiết kế và thực hiện thuật toán tách biên ảnh trên phần cứng cấu hình lại FPGA. Trong bài báo này, một quy trình đồng thiết kế và kiểm tra trên phần mềm, phần cứng (software- hardware co-design) cho các ứng dụng xử lý tín hiệu trên FPGA được trình bày tương đối hoàn chỉnh. Tuân theo quy trình này, các ứng dụng xử lý tín hiệu khác (ngoài kỹ thuật Hình 14. Ảnh nhiễu sau khi qua bộ lọc Sobel tách biên ảnh đã được khảo sát) có thể dễ dàng được thực thi và đánh giá một cách tương tự. Hướng nghiên cứu tiếp theo của chúng tôi bao gồm: i) tăng tốc độ thực hiện mô phỏng trên phần mềm và tính toán trên phần cứng khi sử dụng XSG và Simulink, và ii) thực hiện các thuật toán xử lý tín hiệu khác trên FPGA sử dụng công cụ XSG theo quy trình đã biết. TÀI LIỆU THAM KHẢO [1] Rafael C. Gonzalez, and Richard E. Woods, “Digital Image Processing”, 2nd Edition, Prentice-Hall, Inc., 2002. [2] Xilinx Inc., http://www.xilinx.com/ [3] Xilinx Inc., “Xilinx System Generator for DSP: User Guide”, http://www.xilinx.com/support/documentation/sw_manuals/sysgen _user.pdf Hình 15. Ảnh nhiễu sau khi qua bộ lọc Prewitt [4] A. Moreo, P. Lorente, F. Soto-Valles, J. Muro, C. Andres, So sánh giữa ảnh gốc (Hình 8) với các ảnh kết quả khi "Experiences on developing computer vision hardware algorithms thực hiện tách biên với bộ lọc Sobel (Hình 9 và 10) hay bộ using Xilinx system generator", Microprocessors and Microsystems 29, pp. 411–419, 2005. lọc Prewitt (Hình 11 và 12) thấy rằng: Phương pháp tách [5] Hong Nguyen, Cecile Belleudy, and Tuan Pham, "Performance and biên trực tiếp dựa vào sự biến thiên mức xám của bức ảnh Evaluation Sobel Edge Detection on Various Methodologies," theo hướng cho kết quả khá tốt, ít chịu ảnh hưởng của International Journal of Electronics and Electrical Engineering, nhiễu. Bên cạnh đó, ở một số chi tiết sự tách biên là chưa Vol. 2, No. 1, pp. 15-20, March 2014. rõ ràng. Điều này được giải thích là do sự hạn chế của BBT nhận bài: 01/07/2014, phản biện xong: 10/09/2014