Vi điều khiển 8051 - Th.S Nguyễn Bá Hội

Chia sẻ: Nguyen Nhi | Ngày: | Loại File: PDF | Số trang:195

Thêm vào BST

Báo xấu

249
lượt xem 85
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Vi xử lý - CPU chip riêng biệt. RAM, ROM, I/O, Timer bên ngoài - Lượng ROM, RAM, I/O Ports tùy ý - Giáthành cao - Đa năng - Đa mục đích. Vi điều khiển -CPU, RAM, ROM, I/O & Timer nằm trên cùng 1 chip - Cố định lượng ROM, RAM, I/O Ports trên chip - Thích hợp cho các ứng dụng: - giácảthấp - năng lượng tiêu thụthấp - không gian hạn chế - Đơn mục đích

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Vi điều khiển 8051 - Th.S Nguyễn Bá Hội

Vi điều khiển 8051 Th.S Nguyễn Bá Hội Trường ĐHBK, ĐHĐN ngbahoi@yahoo.com 1
Sách tham khảo • I. Scott Mackenzie, Họ Vi điều khiển 8051, Dịch: Tống Văn On và Hoàng Đức Hải, 2001 • Ngô Diên Tập, Kỹ thuật ghép nối máy tính, 2000 • Ngô Diên Tập, Đo lường và điều khiển bằng máy tính, 1998 • Đỗ Xuân Tiến, Kỹ thuật Vi xử lý và lập trình Assembly cho hệ vi xử lý, 2003 2
Nộ 1. Giới thiệu i du 2. Sơ đồ khối và chân ng 3. Tổ chức bộ nhớ 4. Các thanh ghi chức năng đặc biệt (SFR) 5. Dao động và hoạt động reset 6. Tập lệnh 7. Các mode định địa chỉ 8. Lập trình IO 9. Tạo trễ 10.Lập trình Timer/Counter 11.Giao tiếp nối tiếp 12.Lập trình ngắt 13.Lập trình hợp ngữ 3
La bs 1. LED 1 2. LED 2 3. Hiển thị với LED 7 đoạn 4. Keypad 5. Đo thời gian 6. Tạo sóng vuông 7. Đồng hồ số 8. Cảm biến quang 9. Cảm biến quang & gửi tới PC 10. Cảm biến nhiệt & xuất LED 7 đoạn 11. ADC 12. Âm thanh 13. PWM 4
Vi xử lý • CPU cho các máy tính • Không có RAM, ROM, I/O trên CPU chip • Vd: Intel’s x86, Motorola’s 680x0 Nhiều chips trên bo mạch chủ Data Bus CPU Cổng I/O RAM ROM Timer Vi xử lý nối tiếp Port Address Bus Hệ thống vi xử lý 5
Vi điều khiển • Là máy tính mini • Có RAM, ROM, I/O ports trên CPU chip • Vd: Motorola’s 6811, Intel’s 8051, Zilog’s Z80, & PIC 16X CPU RAM ROM tất cả bên trong 1 chip Cổng I/O Timer nối tiếp Port Vi điều khiển 6
Vi xử lý & Vi điều khiển Vi xử lý Vi điều khiển CPU chip riêng biệt. RAM, CPU, RAM, ROM, I/O & ROM, I/O, Timer bên ngoài Timer nằm trên cùng 1 chip Lượng ROM, RAM, I/O Cố định lượng ROM, RAM, Ports tùy ý I/O Ports trên chip Giá thành cao Thích hợp cho các ứng dụng: Đa năng giá cả thấp Đa mục đích năng lượng tiêu thụ thấp không gian hạn chế Đơn mục đích 7
Embedded System Bộ xử lý được gắn (embedded) vào một ứng dụng cụ thể Một sản phẩm embedded chỉ sử dụng VXL hoặc VĐK để thực thi 1 công việc duy nhất Chỉ có một phần mềm ứng dụng & thông thường được nộp trong ROM vd：printer, keyboard, video game player 8
3 tiêu chí chọn vi điều khiển 1. Đáp ứng yêu cầu về nhiệm vụ và giá thành thi công Tốc độ, lượng bộ nhớ, cổng I/O, timers, kích cỡ, đóng gói, năng lượng tiêu thụ Dễ nâng cấp Giá thành 2. Các công cụ phát triển phần mềm Assember, bộ sửa lỗi, trình dịch C, mô phỏng, hỗ trợ kỹ thuật 3. Thị trường cung cấp sản phẩm tin cậy 9
1. Giới thiệu 2. Sơ đồ khối và chân (block and pin diagrams) 3. Tổ chức bộ nhớ 4. Các thanh ghi chức năng đặc biệt (SFR) 5. Dao động và hoạt động reset 6. Tập lệnh 7. Các mode định địa chỉ 8. Lập trình IO 9. Tạo trễ 10.Lập trình Timer/Counter 11.Giao tiếp nối tiếp 12.Lập trình ngắt 13.Lập trình hợp ngữ 1
2-1. Sơ đồ khối External interrupts On-chip Timer/Counter ROM for Interrupt Timer 1 On-chip Counter program Control RAM Inputs Timer 0 code CPU Serial Bus 4 I/O Ports Port OSC Control P0 P1 P2 P3 TxD RxD Address/Data 2
2-2. So sánh các thành viên họ 8051 Specification 8031 8051 8751 8951 8052 8752 Code Mem on 0K 4K 4K 4K 8K 8K chip (bytes) ROM EPROM Flash ROM EPROM Data Mem on 128 128 128 128 256 256 chip (bytes) Timers 2 2 2 2 3 3 I/O pins 32 32 32 32 32 32 Serial Port 1 1 1 1 1 1 Interrupt 5 5 5 5 6 6 sources 3
2-3. Sơ đồ chân P1.0 1 40 Vcc P0.0(AD0) P1.1 2 39 P0.1(AD1) P1.2 3 38 P0.2(AD2) P1.3 4 37 8051 P0.3(AD3) P1.4 5 36 P0.4(AD4) P1.5 6 35 P0.5(AD5) P1.6 7 34 P0.6(AD6) P1.7 8 33 P0.7(AD7) RST 9 32 (RXD)P3.0 10 31 EA/VPP (TXD)P3.1 ALE/PROG 11 30 (INT0)P3.2 12 29 PSEN P2.7(A15) (INT1)P3.3 13 28 (T0)P3.4 P2.6(A14) 14 27 (T1)P3.5 P2.5(A13) 15 26 P2.4(A12) 16 25 (WR)P3.6 P2.3(A11) (RD)P3.7 17 24 P2.2(A10) XTAL2 18 23 P2.1(A9) XTAL1 19 22 P2.0(A8) GND 20 21 4
Các chân 8051 (phần 1) Vcc (chân 40): Cung cấp nguồn cho chip +5V GND (chân 20): đất XTAL1 & XTAL2 (chân 19, 18) 2 chân cung cấp xung clock ngoài Cách 1: dao động dùng thạch anh Cách 2: dao động từ nguồn xung clock TTL bên ngoài Quan hệ giữa chu kỳ máy và XTAL 5
Các chân 8051 (phần 2) RST (chân 9): reset input & kích hoạt mức cao Để đảm bảo hoạt động reset xảy ra, xung kích khởi phải kéo dài ít nhất là 2 chu kỳ máy Giá trị các thanh ghi chịu tác động bởi hoạt động reset, xem bảng trong phần 5 bài giảng Mạch reset có chống rung 6
Các chân 8051 (phần 3) /EA (chân 31): External Access /EA nối mass chỉ định rằng code lưu trên bộ nhớ ngoài /PSEN & ALE dùng cho ROM ngoài Với 8051, 8031, 8032 thì /EA nối Vcc “/”: chỉ định tác động mức thấp /PSEN (chân 29): Program Store Enable Output, cho phép truy xuất bộ nhớ chương trình ngoài Nối tới chân /OE của ROM/EPROM Khi thực thi chương trình ở ROM nội, /PSEN được giữ ở mức 1 7
Các chân 8051 (phần 4) ALE (pin 30)：Address Latch Enable Là chân output cho phép chốt địa chỉ để giải đa hợp (de- multiplexing) bus dữ liệu và bus địa chỉ ALE xuất tín hiệu để chốt địa chỉ (byte thấp địa chỉ 16-bit) vào 1 thanh ghi ngoài trong suốt nửa đầu của chu kỳ bộ nhớ (memory cycle). Trong nửa chu kỳ bộ nhớ còn lại, P0 sẽ xuất/nhập dữ liệu ALE có f=1/6fclock Có 1 ngoại lệ: trong thời gian thực thi lệnh MOVX, một xung ALE bị bỏ qua Cổng I/O: P0, P1, P2, & P3. Mỗi cổng: 8 chân. 8
Các cổng I/O 4 cổng I/O ：P0 (P0.0～P0.7) Port 0 (chân 32-39) ：P1 (P1.0～P1.7) Port 1 (chân 1-8) ：P2 (P2.0～P2.7) Port 2 (chân 21-28) ：P3 (P3.0～P3.7) Port 3 (chân 10-17) Mỗi cổng có 8 chân Đánh tên P0.X (X=0,1,...,7), P1.X, P2.X, P3.X Ex：P0.0 là bit 0 (LSB) của P0 Ex：P0.7 là bit 7 (MSB) của P0 8 bits này cấu thành 1 byte Mỗi cổng có thể được dùng như input hay output 9
1. Giới thiệu 2. Sơ đồ khối và chân 3. Tổ chức bộ nhớ (Memory Organization) 4. Các thanh ghi chức năng đặc biệt (SFR) 5. Dao động và hoạt động reset 6. Tập lệnh 7. Các mode định địa chỉ 8. Lập trình IO 9. Tạo trễ 10.Lập trình Timer/Counter 11.Giao tiếp nối tiếp 12.Lập trình ngắt 13.Lập trình hợp ngữ 1
3-1. Không gian bộ nhớ ROM nội 0000H 0000H 0000H 4k 8k 0FFFH 32k 1FFFH 8751 AT89C51 8752 7FFFH AT89C52 DS5000-32 Atmel Corporation Dallas Semiconductor 2