VI ĐIÈU KHIỂN AT83C5134

Chia sẻ: Tran Duy Nghĩa | Ngày: | Loại File: DOC | Số trang:6

Thêm vào BST

Báo xấu

139
lượt xem 31
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

I.Mô tả : - Cấu trúc lõi là Chip 80C52 X 2 nhân -Tần số tối đa trong chế độ X1 là 48Mz,chế độ X2 là 24Mz -Con trỏ dữ liệu đôi . -Được tăng cường Full-duplex UART (EUART),TxD và Rxd điện áp khả dung là 5V - 3 bộ định thời/bộ đếm :T0,T1và T2 - RAM :256 bytes -ROM :8/16/32 Kbyte -EFROM :512 byte hoặc 32 kbyte -Vùng RAM mở rộng (ERAM)1024 Kbyte -Tích hợp bộ giám sát cường độ (POR/PFD) để giám sát điện áp nguồn. - Khối USB 2.0 tốc độ cao 12Mbps phù hợp với bộ chuyển ngắt...

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: VI ĐIÈU KHIỂN AT83C5134

VI ĐIÈU KHIỂN AT83C5134 I.Mô tả : - Cấu trúc lõi là Chip 80C52 X 2 nhân -Tần số tối đa trong chế độ X1 là 48Mz,chế độ X2 là 24Mz -Con trỏ dữ liệu đôi . -Được tăng cường Full-duplex UART (EUART),TxD và Rxd điện áp khả dung là 5V - 3 bộ định thời/bộ đếm :T0,T1và T2 - RAM :256 bytes -ROM :8/16/32 Kbyte -EFROM :512 byte hoặc 32 kbyte -Vùng RAM mở rộng (ERAM)1024 Kbyte -Tích hợp bộ giám sát cường độ (POR/PFD) để giám sát điện áp nguồn. - Khối USB 2.0 tốc độ cao 12Mbps phù hợp với bộ chuyển ngắt - Bộ chuyển điều khiển điểm 0:32 byte - 6 điểm cuối có thể lập trình được có thể hướng ra hoặc vào ,ngắt hoặc thay đổi tức thời - Điểm cuối 1,2,3 : 32byte FIFO - Điểm cuối 4,5 : 2x64 byte FIFO chế độ đệm đôi - Chuyển đổi chế độ nghỉ /hoạt động - Khởi động lại nguồn và đường truyền USB - Đường truyền điều khiển tốc độ cao 48MHz DPLL - Đường truyền USB cách ly vi điều khiển - 5 băng tần bộ đếm Array có thể lập trình được (PCA) 16 bit ,truy cập tốc độ cao - Phần cứng bộ định thời giám sát có thể lập trình được(cho phép thiết lập thời gian) : 5ms đến 6s tại 4Mhz - Giao diện bàn phím trên port 1 - TWI(hai đường dẫn) 400kbit/s - Giao diện SPI(chế độ phụ thuộc /chính) MISO,MOSI,SCK and SS khả dung là 5v -34 chân xuất nhập - 4 đường truyền ra LED có thể điều chỉnh nguồn dòng 2-6-10 mA - 4 mức ưu tiên cho hệ thống ngắt(11 nguồn) - Chế độ nguồn giảm và nghỉ -Bộ dao động trong chip 0-32MHz với tín hiệu PLL tổng hợp khoảng 48MHz - Biên độ điện áp giảm :2,7v - 3,6v II.Những đặc tính: -AT83C5134 là phiên bản có hiệu suất ROM cao của vi điều khiển chip đơn 8 bit 80C51 với chức năng USB tốc độ cao . - AT83C5134 có chân tương thích với vi điều khiển AT83C5130 có hệ thống lập trình nhanh 16 KByte .Điều này cho phép sử dụng AT83C5130 để phát triển
sản xuất linh hoạt.Trong khi sử dụng AT83C5134 giá thành rẻ khi sản xuất số lượng nhiều.Giống như AT83C5136 có chân tương thích với vi điều khiển AT89C5131A 32 Kbyte.Mẫu USB tốc độ cao của AT83C5134 tương thích với chi tiết kỹ thuật của USB phiên bản 2.0 - AT83C5134 giữ lại đặc trưng của ATMEL 80C52 bằng cách mở rộng thêm ROM (8/16/32 Kbyte) , Ram trong lên tới 256 byte ,4 hệ thống ngắt ,2 bộ định thời 16 bit (T0/T1),1 bộ UART(EUART) được tăng cường kép và 1 bộ dao động bên trong chip.Thêm nữa AT83C5134 còn có chip mở rộng thêm 1024 byte RAM ngoài (ERAM),một bộ đôi kim chỉ dữ liệu ,bộ định thời lên xuống 16 bit T2, bộ đếm lập trình được (PCA),4 nguồn dòng để lập trình cho LED ,phần cứng giám sát và nguồn để reset III.Sơ đồ khối 1 phím có thể bị ngắt khi cho phép 2. Bộ đếm lập trình : - Chân 52(P1.2), tên tín hiệu ECI, nhập.Nhập sự tạo xung nhịp - Chân 53,54,59,60,61(P1.3,P1.4,P1.5,P1.6,P1.7), tên tín hiệu CEX[4:0] ,
xuất/nhập , mô tả : Nạp từ bên ngoài /Xuất sự so sánh 3. Chuỗi tín hiệu xuất nhập - Chân 14(P3.0),tên tín hiệu: RxD,nhập .Nhập chuỗi UART ,tín hiệu là 5V - Chân 27(P3.1),tên tín hiệu : TxD,xuất,mô tả: Xuất chuỗi UART,tín hiệu là 5V 4. Bộ định thì T0,T1,T2 - Chân 28(P3.2),tên tín hiệu : INT0,nhập.Cổng nhập T0,INT0 xử lý điều khiển T0,ngắt ngoài 0 - Chân 29(P3.3),tên tín hiêu : INT1,nhập .Cổng nhập T1, INT1 xử lý điều khiển T1,ngắt ngoài 1 - Chân 30(P3.4),tên tín hiệu : T0,nhập. Tạo xung clock cho bộ định thì T0 - Chân 31(P3.5),tên tín hiệu : T1,nhập . Tạo xung clock cho bộ định thì T1/Counter1 - Chân 50(P1.1),tên tín hiệu :T2,xuất/nhập. Tạo xung clock cho T2/Counter2/Xuất xung clock T2/Counter2 - Chân 51(P1.1):tên tín hiệu: T2EX,nhập. Điều khiển nạp lại cho T2/Counter2 5. Tín hiệu LED - Chân 29,31,35,39(P3.3,P3.5,P3.6,P3.7), tên tín hiệu LED[3:0],xuất. Điều khiển trực tiếp LED.Những chân này có thể nối trực tiếp đến cực âm của LED mà không cần hạn dòng bằng điện trở ngoài.Dòng ở mỗi ngỏ ra có thể được giới hạn khoảng 2,6 hoặc 10 mA 6. Tín hiệu TW1 - Chân 62(P4.0), tên tín hiệu: SCL, Xuất/Nhập. SCL: chuỗi xung clock TWI,SCL xuất chuỗi xung clock đến vùng ngoại vi thụ động, SCL nhập chuỗi xung clock từ trung tâm - Chân 63(P4.1),tên tín hiệu: SDA, Xuất/Nhập, SDA: chuỗi dữ liệu TWISDA là đường dữ liệu hai chiều 7. Tín hiệu SPI - Chân 51(P1.1),tên tín hiệu :SS, Xuất/Nhập,lựa chọn phụ thuộc SP1,điệp áp xuất nhập là 5v - Chân 59(P1.5),tên tín hiệu MISO, Xuất/Nhập,Khi SPI ở chế độ cơ bản MISO nhận dữ liệu từ thiết bị ngoại vi ,khi SPI ở chế độ thụ động dữ liệu ra của MISO được đưa đến bộ điều khiển chính.Điện áp xuất nhập là 5v - Chân 60(P1.6),tên tín hiệu SCK, Xuất/Nhập,SCK:chuỗi xung SPI ,xung ra SCk được đưa đến thiết bị ngoại vi hoặc nhận xung từ trung tâm .Điên áp xuất nhập là 5v - Chân 61(P1.7),tên tín hiệu MOSI, Xuất/Nhập, Khi SPI ở chế độ cơ bản MISO xuất dữ liệu đến thiết bị ngoại vi ,khi SPI ở chế độ thụ động MISO nhận dữ liệu từ bộ điều khiển chính.Điện áp xuất nhập là 5v 8. Tín hiệu các cổng: - Port 0:Chân 55,36,37,38,40,43,45,46(P0[7:0]),tên tín hiệu AD[7:0], Xuất/Nhập,Port 0 là cổng xuất nhập 2 chiều 8 bit,các chân này có thể được sử dụng làm các ngõ vào tổng trở cao ,để tránh nhiễu cho dòng tiêu thụ ngoài vào P0 phải được kéo lên Vdd hoặc Vss
- Port 1:Chân 50,51,52,53,54,50,60,61(P1[7:0]),tên tín hiệu KIN[7:0],T2,T2EX,ECI,CEX[4:0]. P1 là cổng xuất nhập 2 chiều 8 bit có các điện trở kéo lên bên trong - Port 2:Chân 56,57,58,2,3,4,7,8(P2[7:0]),tên tín hiệu A[15:8]. Port 2 là cổng xuất nhập 2 chiều 8 bit có các điện trở kéo lên bên trong - Port 3:Chân 14,27,28,29,30,31,35,39(P3[7:0], tên tín hiệu LED[3:0],RxD,TxD,INT0,INT1,T0, T1,WR,RD. Port 3 là cổng xuất nhập 2 chiều 8 bit có các điện trở kéo lên bên trong - Chân 62,63(P4[1:0]),tên tín hiệu SCL,SDA. P4 là cổng hở 2 bit 9. Tín hiệu xung: - Chân 6,tên tín hiệu :XTAL1,nhập , tín hiệu vào được đưa đến một bộ dao động khuyếch đại đảo .Để sử dụng bộ dao động bên trong ta sử dụng một tinh thể hoặc một mạch cộng hưởng nối với chân này,nếu sử dụng bộ dao động bên ngoài thì ngõ ra của nó được nối với chân này - Chân 5 ,tên tín hiệu :XTAL2,xuất ,ngõ ra từ bộ dao động khuyếch đại đảo. Để sử dụng bộ dao động bên trong ta sử dụng một tinh thể hoặc một mạch cộng hưởng nối với chân này,nếu sử dụng bộ dao động bên ngoài chân này bỏ trống 10. Tín hiệu USB - Chân 21(D+),xuất/nhập,tín hiệu + dữ liệu USB,ở mức cao khi reset - Chân 20(D-),xuất/nhập ,dữ liệu USB – tín hiệu,ở mức thấp khi reset - Chân 22(VRFF),xuất, điện áp chuẩn USB,được nối lên chân D+ mắc thêm điện trở 1,5K để sử dụng chức năng rời 11. Tín hiệu hệ thống. - Chân 36,37,38,40,43,45,46(AD[7:0]),xuất/nhập,kênh đa địa chỉ,dữ liệu LSB được truy cập từ phía ngoài,dữ liệu LSB lựa chọn port kết nối(sử dụng ở chế độ 8 bit hoặc 16 bit) - Chân 2,3,4,7,8,55,56,57(A[15:8]),xuất/nhập ,đường địa chỉ MSB được truy cập phía ngoài,dữ liệu MSB lựa chọn port kết nối(chỉ sử dụng ở chế độ 16 bit). - Chân 39(P3.7),tên tín hiệu RD,xuất/nhập,đọc tín hiệu .Tín hiệu đọc được xác nhận trong suốt quá trình đọc dữ liệu,điều khiển dọc bộ nhớ dữ liệu ngoài - Chân 35(P3.6),tên tín hiệu WR ,xuất/nhập,mô tả:ghi dữ liệu .Tín hiệu đọc được xác nhận trong suốt quá trình ghi dữ liệu,điều khiển ngõ ghi bộ nhớ dữ liệu ngoài - Chân 44: tên tín hiệu RST,xuất/nhập,reset khi chân này ở mức thấp trong 64 chu kỳ máy, khi đó dao động thiết lập lại các thiết bị.Khi được cung cấp một điện áp nhỏ hơn thì reset.Chân này được nối với một điện trở trong và cho phép reset bởi một tụ điện nối giữa chân này và .Chân RST được chọn khi chip ở chế độ không tải hoặc chế độ nguồn giảm - Chân 25 ,tên tín hiệu ALE,xuất ,chốt địa chỉ cho phép xuất - Chân 26,tên tín hiệu PSEN,xuất , cho phép chương trình đi qua,điều kiện phần cứng ISP - Chân 24,tên tín hiêu EA, nhập , cho phép truy cập từ bên ngoài.Chân này phải
được giữ ở mức thấp để giữu cho thiết bị truy xuất dữ liệu từ bộ nhớ chương trình bên ngoài bắt đầu từ địa chỉ 0000h .Nó được chốt trong suốt thời gian reset và không bị thay đổi trong suốt tiến trình 12. Tín hiệu nguồn - Chân 12 ,tên tín hiệu:AVSS,loại GND, nối đất luân phiên - Chân 10,tên tín hiệu AVDD,loại PWR, cung cấp điện luân phiên - Chân 42 ,tên tín hiệu VSS,loại GND, nối đất - Chân 9,tên tín hiệu VDD,loại PWR, cung cấp nguồn một chiều - Chân 22,tên tín hiệu VRFF,loại O, được sử dụng để điều khiển cổng USB D+,có điện trở kéo lên 1,5K V. Ứng dụng tiêu biểu. 1. Tác động các thành phần ngoài. Tất cả các thành phần bên ngoài được mô tả trong các thông số dưới đây được thực thi từ bộ vi điều khiển Dưới đây là những thông số đặc trưng được mô tả : 2.Khuyến nghị PCB H5.2 Khối USB
VI. Điều khiển xung nhịp. AT83C5134/35/36 bộ điều khiển xung nhịp được kiểm soát nhờ bộ dao động được cung cấp từ vòng khóa pha (PLL).Tất cả các xung nhịp bên ngoài từ thiết bị ngoại vi và CPU được tạo ra từ bộ điều khiển này Chân X1 và X2 AT83C5134/35/36 là ngõ ra và ngõ vào của của bộ biến đổi một tầng Giá trị của tụ và đặc điểm tinh thể được chi tiết trong phần “đặc điểm DC” Chân X1 có thể được sử dụng làm ngõ ra với xung nhịp khoảng 48MHz Bộ điều khiển xung nhịp có ba xung ngõ ra khác nhau được biễu diễn như hình 6.1 - Một xung nhịp cho CPU - Một xung nhịp cho thiết bị ngoại vi được sử dụng cho bộ đình thì, PCA, WD và port lấy mẫu - Một xung nhịp cho bộ điều khiển USB Ba xung nhịp được cho phép kích hoạt hay vô hiệu hóa phụ thuộc vào chế độ giảm nguồn Sơ đồ bộ dao động xung nhịp: