Chip đa nhân với các cấp cache

Bài viết tập trung tìm hiểu và phân tích quá trình phân cấp này nhằm lý giải phần nào về sự cải thiện rõ rệt về mặt tốc độ xử lý của CMP. Mặt khác, hiệu suất của CMP chỉ đạt tối ưu khi sự phân cấp bộ nhớ là phù hợp với chương trình ứng dụng thực tế. Trong nghiên cứu này, chúng tôi trình bày mối liên hệ giữa cấu trúc bộ nhớ thứ bậc của chip CMP và những đặc tính chính của một chương trình ứng dụng chạy trên nó. Mời các bạn cùng tham khảo!

9p wangziyi_1307 26-04-2022 34 2   Download

Bài viết trình bày việc xây dựng mô hình rút gọn, các biểu thức tính các tham số hiệu năng và sau đó tính toán các tham số hiệu năng trên cơ sở sử dụng mạng hàng đợi đóng đa lớp công việc dạng tích (MCPFCQN) với 05 tham số: Số lượng khách hàng, thời gian chờ đợi, thời gian đáp ứng, mức độ sử dụng và thông lượng.

6p vicapital2711 02-08-2019 51 1   Download