intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Linh kiện FPGA

Xem 1-4 trên 4 kết quả Linh kiện FPGA
  • Đề xuất kiến trúc NoC hiệu năng cao bao gồm kiến trúc bộ định tuyến và bộ giao tiếp mạng. Xây dựng nền tảng phần cứng đa lõi linh hoạt có khả năng cấu hình lại được từng phần trên FPGA dựa trên kiến trúc NoC. Nền tảng này cho phép thay đổi tự động một số mô đun trong lớp truyền thông hoặc lớp tính toán của NoC tại thời gian chạy để thích nghi với các yêu cầu thay đổi của các ứng dụng. Xây dựng và đề xuất các thuật toán cho bài toán ánh xạ các ứng dụng có thể điều chỉnh mức chất lượng vào nền tảng phần cứng cấu hình lại được dựa trên NoC.

    pdf27p manhinh999 10-12-2019 32 3   Download

  • TÓM TẮT: Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp – DMA, nhiều Master…). Kết quả được thử nghiệm trên DSP Development Kit sử dụng FPGA Stratix EP2S60F1020C4 của hãng Altera [1] dùng các phần mềm SoPC Builder,...

    pdf10p nhqkhtn 19-10-2012 134 29   Download

  • Chương 7:Cấu trúc linh kiện FPGA và các công nghệ lập trình CẤU TRÚC LINH KIỆN FPGA VÀ CÁC CÔNG NGHỆ LẬP TRÌNH 7.1. Tổng quát FPGA FPGA là một thiết bị cấu trúc logic có thể được người sử dụng lập trình trực tiếp mà không cần phải sử dụng bất kì một công cụ chế tạo mạch tích hợp nào. Các thiết bị lập trình đóng vai trò quan trọng lâu dài trong thiết kế các phần cứng số. chúng là các chíp đa dụng có thể được cấu hình theo nhiều cách cho nhiều ứng dụng. Loại đầu tiên...

    pdf7p grayswan 27-06-2011 256 87   Download

  • Đề tài nghiên cứu thiết kế một ứng dụng của công nghệ ASIC. Sử dụng FPGA thực hiện bộ điều khiển PID số cho động cơ DC. Nhân điều khiển là một bộ vi xử lý chuyên dụng được thiết kế dựa trên cấu trúc MAC (multiplier/accumulator). Với cấu trúc MAC, phương trình sai phân bậc 2 được thực hiện trong 4 chu kỳ xung clock hệ thống, nhờ kết hợp phép cộng dồn và

    pdf5p meoden89nd 20-01-2011 439 154   Download

CHỦ ĐỀ BẠN MUỐN TÌM

TOP DOWNLOAD
ADSENSE

nocache searchPhinxDoc

 

Đồng bộ tài khoản
2=>2