intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Bài giảng Điện tử căn bản - Bài 6: Transistor hiệu ứng trường

Chia sẻ: 8 8 | Ngày: | Loại File: PDF | Số trang:16

276
lượt xem
66
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng Điện tử căn bản - Bài 6: Transistor hiệu ứng trường trình bày tổng quát về cấu tạo, ký hiệu JFET, nguyên lý hoạt động, đặc tính JFET, mạch khuếch đại JFET cực nguồn chung, mạch khuếch đại JFET cực thoát chung, mạch khuếch đại JFET cực cổng chung, phương pháp đo kiểm tra, MOSFET kênh liên tục - gián đoạn,... Mời các bạn cùng đón đọc.

Chủ đề:
Lưu

Nội dung Text: Bài giảng Điện tử căn bản - Bài 6: Transistor hiệu ứng trường

  1. Bài 6: TRANSISTOR HIỆU ỨNG TRƯỜNG I. Tổng quát 1. Cấu tạo – ký hiệu JFET: D(Thoát) D(Thoát) G(Cổng) P P G(Cổng) N N N P S(Nguồn) S(Nguồn) D (a) D (b) G G S S Cấu tạo và ký hiệu JFET
  2. 2.Nguyên lý hoạt động: • Vùng nghèo • Hoạt động JFET kênh N Tầng khuếch đạiJFET kênh P Hoạt động JFET kênh P
  3. 3. Đặc tính JFET: Đặc tính cong của JFET Thắt kênh (VP) Vùng đánh thủng ID  Khi VDD ( và VDS) tăng từ 0 trở lên B VGS = 0 C thì ID sẽ tăng tỉ lệ thuận với VDD. ( A- B)  Vùng từ A-B được gọi là vùng VGS = -1v điện trở. VGS = - 2v  Tại điểm B thì đường đặc tuyến nằm ngang nên ID là một hằng số. VGS = - 3v VGS = - 4v VGS = - 5v VDS A VP = 6v VGS(OFF) = - 6v, ID = 0
  4. 4. Mạch khuếch đại JFET cực nguồn chung: +VDD 20v RL ID RL C1 C2 Ngõ ra G Tín hiệu VDS 1M RG -VG Mạch khuếch đại JFET nguồn chung
  5. 5. Mạch khuếch đại JFET cực thoát chung: +VDD 20V R1 3.3M C1 Ngõ ra Ngõ vào VGS  R2 VG RL 470 ID RL 10k Mạch khuếch đại JFET thốt chung
  6. 6. Mạch khuếch đại JFET cực cổng chung: +VDD 20V RL ID RL 10k C2 G ID C1 VD RG ID RL 1k
  7. Sự khác nhau giữa JFET và Transistor lưỡng cực - JFET là một linh kiện điều khiển điện áp, còn Transistor lưởng cực là linh kiện điều khiển dòng điện. - JFET có trở kháng ngõ vào rất cao, nhiễu thấp và ổn định nhiệt tốt, transistor lưỡng cực là linh kiện có trở kháng ngõ vào thấp. - Trở kháng ngõ ra JFET cao hơn BJT.
  8. 7. Phương pháp đo kiểm tra: Cách đo JFET: Dùng V.O.M đặt ở thang đo Rx1 đo cực G so với D và S cho ta kết quả đo như sau: Ω GD = Ω GS =  (đo nghịch) Ω GD = Ω GS = vài chục Ω Ω DS khoảng vài trăm Ω đến vài KΩ Cách thử JFET: Đặt 2 que đo của ohm kế ở thang Rx100 lên chân D và S (lúc này kim lên) Dùng 1 vật nhiễm từ trường bằng cách: dùng bút cọ xát lên vải hoặc dùng lược nhựa chải lên tóc, đưa vật nhiễm từ lên cổng G lúc này trên Ω kế kim sẽ thay đổi cho biết có dòng thay đổi qua kênh là FET tốt.
  9. II. MOSFET kênh liên tục- gián đoạn: 1. Caáu taïo-kyù hieäu: SiO2 S G D S D G • Vùng nghèo Kênh N Kênh P SUB( Đế) Kênh dẫn loại N MOSFET kênh gián đoạn
  10. 2. Hoạt động của MOSFET:Khi VGS = 0v, kênh dẫn điện có tác dụng như điện trở. Khi tăng điện thế VDS thì dòng điện ID tăng lên đến trị số giới hạn là IDSS (dòng IDS bão hoà). Điện thế VDS ở trị số IDSS cũng gọi là điện thế nghẽn VPO giống JFET. Khi VGS < 0: trường hợp này cực G có điện thế âm nên đẩy điện tử kênh N vào vùng nền P làm thu hẹp tiết diện kênh dẫn điện N và dòng ID bị giảm xuống do điện tử kênh dẫn điện tăng lên. Khi tăng điện thế âm ở cực G thì dòng điện ID càng nhỏ và đến trị số giới hạn dòng điện ID hầu như không còn. Điện thế này ở cực G gọi là điện thế nghẽn VPO. Khi VGS > 0: trường hợp phân cực cho cực G có điện thế dương thì điện tử thiểu số ở vùng nền P bị hút vào nền N nên làm tăng tiết diện kênh dẫn, điện trở kênh bị giảm và dòng ID tăng cao hơn trị số bão hoà IDSS. Trong trường hợp này dòng ID lớn dễ làm hư MOS- FET nên ít sử dụng.
  11. 3. Đặc tính MOSFET kênh liên tục ID Thể hiện dòng điện ID VGS = 0.6v theo VGS Dòng điện cực máng khi VGS=0 VGS = 0.4v VGS có thể thay đổi giá trị +VE hoặc -VE VGS = 0.2v VGS = 0v Vd: 2.5mA VGS = - 0.2v VGS = - 0.4v VDS Đặc tính MOSFET kênh liên tục
  12. 3. Đặc tính MOSFET kênh gián đoạn: Dòng điện ID sẽ hiện hữu khi điện áp VGS phân cực thuận và VGS > 0. ID VGS = 0.6v VGS = 0.4v Vd:10mA VGS = 0.2v VGS = 0v VDS
  13. III. Ứng dụng JFET: Bộ trộn âm thanh ( 3 kênh) V1 C1 10F R4 +VDD R1 1M 20V RL 100k V2 C2 10F 3.3k 10F R5 C5 R2 1M 100k G V3 C3 10F ID R6 R3 1M 100k R8 1k C4 20F Điều chỉnh volume Điện trở cách ly tín hiệu Mạch ứng dụng FET
  14. Một số hình dạng thực tế của FET 1 D (Thoát) 3 G (Cổng) 1 2 2 S (Nguồn) 3 JFET 2N5458 kênh N
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2