Bài giảng điện tử công nghiệp- chương 11

Chia sẻ: Minh Anh | Ngày: | Loại File: PDF | Số trang:12

Thêm vào BST

Báo xấu

232
lượt xem 61
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Để phân cực MOSFET người ta đặt 1 điện áp UDS 0. Cần phân biệt hai trường hợp: Với loại kênh đặt sẵn, xuất hiện dòng điện tử trên kênh dẫn nối giữa S và D và trong mạch ngoài có dòng cực máng ID

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng điện tử công nghiệp- chương 11

chương 11: Nguyên lí hoạt động và đặc tuyến Von- Ampe Để phân cực MOSFET người ta đặt 1 điện áp UDS > 0. Cần phân biệt hai trường hợp: Với loại kênh đặt sẵn, xuất hiện dòng điện tử trên kênh dẫn nối giữa S và D và trong mạch ngoài có dòng cực máng ID (chiều đi vào cực D), ngay cả khi chưa có điện áp đặt vào cực cửa (UGS = 0). Nếu đặt lên cực cửa điện áp UGS > 0, điện tử tự do có trong vùng đế (là hạt thiểu số) được hút vào vùng kênh dẫn đối diện với cực cửa làm giầu hạt dẫn cho kênh, tức là làm giảm điện trở của kênh, do đó làm tăng dòng cực máng ID. Chế độ làm việc này được gọi là chế độ giầu của MOSFET. Kênh đặt sẵn Kênh cảm ứng Kênh N Kênh P Hình 2.51: Kí hiệu quy ước của MOSFET Nếu đặt tới cực cửa điện áp UGS < 0, quá trình trên sẽ ngược lại, làm kênh dẫn bị nghèo đi do các hạt dẫn (là điện tử) bị đẩy xa khỏi kênh. Điện trở kênh dẫn tăng tùy theo mức độ tăng của 1
UGS theo chiều âm sẽ làm giảm dòng ID. Đây là chế độ nghèo của MOSFET. 2
Nếu xác định quan hệ hàm số ID = F3(UDS) lấy với những giá trị khác nhau của UGS bằng Ií thuyết thay thực nghiệm, ta thu được họ đặc tuyến ra của MOSFET loại kênh n đặt sẵn như trên hình vẽ 2.52. Hình 2.52: Đặc tuyến ra của MOSFET • Với loại kênh cảm ứng, khi đặt tới cực cửa điện áp UGS < 0, không có dòng cực máng (ID = 0) do tồn tại hai tiếp giáp p-n mắc đối nhau tại vùng máng - đế và nguồn - đế, do đó không tồn tại kênh dẫn nối giữa máng - nguồn. Khi đặt UGS > 0, tại vùng đế đối diện cực cửa xuất hiện các điện tử tự do (do cảm ứng tĩnh điện) và hình thành một kênh dẫn điện nối liền hai cực máng và nguồn. Độ dẫn của kênh tăng theo giá trị của UGS do đó dòng điện cực máng ID tăng. Như vậy MOSFET loại kênh cảm ứng chỉ làm việc với 1 loại cực tính của UGS và chỉ ở chế độ làm giầu kênh. Biểu diễn quan hệ hàm ID= F4(UDS), lấy với các giá trị UGS khác nhau, ta có họ đặc tuyến ra của MOSFET kênh n cảm ứng. • Từ họ đặc tuyến ra của MOSFET với cả hai loại kênh đặt 3
sẵn và kênh cảm ứng giống như đặc tuyến ra của JFET đã xét, thấy rõ có 3 vùng phân biệt: vùng gần gốc ở đó ID tăng tuyến tính theo UDS và ít phụ thuộc vào UGS, vùng bão hòa (vùng thắt) lúc đó ID chỉ phụ thuộc mạnh vào UGS, phụ thuộc yếu vào UDS và vùng đánh thủng lúc UDS có giá trị khá lớn. • Giải thích vật lí chi tiết các quá trình điều chế kênh dẫn điện bằng các điện áp UGS và UDS cho phép dẫn tới các kết luận tương tự như đối với JFET. Bên cạnh hiện tượng điều chế độ dẫn điện của kênh còn hiện tượng mở rộng vùng nghèo của tiếp 4
giáp p-n giữa cực máng - đế khi tăng dần điện áp UDS. Điều này làm kênh dẫn có tiết diện hẹp dần khi đi từ cực nguồn tới cực máng và bị thắt lai tại 1 điểm ứng với điểm uốn tại ranh giới hai vùng tuyến tính và bão hòa trên đặc tuyến ra. Điện áp tương ứng với điểm này gọi là điện áp bão hòa UDSO (hay điện áp thắt kênh). Hình 2.53d và e là đường biểu diễn quan hệ lD = f5(UGS) ứng với một giá trị cố định của UDS với hai loại kênh đặt sẵn và kênh cảm ứng, được gọi là đặc tuyến truyền đạt của MOSFET. 70
Hình 2.53: Đặc tuyến truyền đạt của MOSFET Các tham số của MOSFET được định nghĩa và xác định giống như đối với JFET gồm có: hỗ dẫn S của đặc tính truyền đạt, điện trở trong ri ,điện trở vào rv và nhóm các tham số giới hạn: điện áp khóa UGSO (ứng với 1 giá trị UDS xác định), điện áp thắt kênh hay điện áp máng - nguồn bão hòa UDSO (ứng với UGS = 0) dòng IDmaxCf, UDSmaxCF. 71
Khi sử dụng FET trong các mạch điện tử, cần lưu ý tới một số đặc điểm chung nhất sau đây: - Việc điều khiển điện trở kênh dẫn bằng điện áp UGS trên thực tế gần như không làm tổn hao công suất của tín hiệu, điều này có được do cực điều khiển hầu như cách li về điện với kênh dẫn hay điện trở lối vào cực lớn (109 ÷1013 Ω so với loại tranzito bipolal dòng điện dò đầu vào gần như bằng không, với công nghệ CMOS điều này gần đạt tới lí tưởng. Nhận xét này đặc biệt quan trọng với các mạch điện tử analog phải làm việc với những tín hiệu yếu và với mạch điện tử digital khi đòi hỏi cao về mật độ tích hợp các phần tử cùng với tính phản ứng nhanh và chi phí năng lượng đòi hỏi thấp của chúng. - Đa số các FET có cấu trúc đối xứng giữa 2 cực máng (D) và nguồn (S). Do đó các tính chất của FET hầu như không thay đổi khi đổi lẫn vai trò hai cực này. - với JFET và MOSFET chế độ nghèo, dòng cực máng đạt cực đại ID IDmax, lúc điện áp đặt vào cực cửa bằng không UGS = 0. Do vậy chúng được gọi chung là họ FET thường mở. Ngược lại, với MOSFET chế độ giầu, dòng ID =0 lúc UGS = 0 nên nó mới được gọi là họ FET thường khoá. Nhận xét này có ý nghĩa khi xây dựng các sơ đồ khoá ( mạch lôgic số ) dựa trên công nghệ MOS. -Trong vùng gần gốc của họ đặc tuyến ra của FET khi UDS ≤ 1,5V, dòng cực máng ID tỉ lệ với UGS. Lúc đó, FET tương đương như một điện trở thuần có giá trị thay đổi được theo UGS. Dòng ID càng nhỏ khi khi UGS càng âm với loại kênh n, hoặc ngược lại ID càng nhỏ khi UGS > 0 càng nhỏ với loại kênh p. Hình 2.54 mô tả họ đặc tuyến ra của FET trong vùng gần gốc. I D UGS UDS 72
Hình 2.54a: Đặc tuyến ra vùng gần gốc 73
Hình 2.54b: Dạng đóng vỏ MOSFET trong thực tế Sử dụng tính chất này của FET, có thể xây dựng các bộ phận áp có điều khiển đơn giản như hình 2.55. U rDS Khi đó hệ số chia áp là: r = (2-98b) η a (UdK ) = Uv R + rDS (UdK ) ao phụ thuộc vào điện áp điều khiển UdK, thường chọn R>> rDS0 để dải η đủ rộng. Lưu ý là khi UDS > 1V tính chất tuyến tính giữa ID và UDS( với các UGS khác nhau ) không còn đúng nữa. Nếu sử dụng cả vùng xa gốc hơn 1V, cần tuyến tính hoá theo mạch hình 2.55b. Điện trở R2 đưa một phần điện áp UDS tới cực cửa bổ sung cho UGS bù lại phần cong của rDS. Khi chọn R2= R3 >> rDS thì UGS = 74
1 (U (2-99) dK + UDS) 2 và họ đặc tuyến ra được tuyến tính hoá trong một đoạn UDS từ 1V tới 1,5V. 75
Hình 2.55: Nguyên lí bộ phân áp có điều khiển dùng JFET -Tương tự như với tranzito lưỡng cực, tồn tại 3 kiểu mắc FET trong các mạch khuếch đại là máng chung MC, nguồn chung NC và cửa chung. Tuy nhiên mạch cửa chung rất ít gặp trong thực tế. Hai dạng MC và NC cho trên hình 2.56 với các tham số tóm tắt của từng loại trong ý nghĩa là một tầng khuếch đại điện áp (xem thêm ở mục 2.3). Mạch nguồn Mạch máng chung 1 chung Hệ số khuếch đại Ku = Ku = -S(RD//rDS) = 1 + [S (R // r điện áp )] S DS -SRD Điện trở vào Rvào= rGS → Rvào= rGS → ∞ Điện trở ra Rra= Rra = RS//(1/S) (2-100) (2-101) -Khi thay thế các FET kênh n bằng loại FET kênh p trong các mạch điện, cần thay đổi cực tính các điện áp nguồn cũng như cực tính các điôt và tụ hoá được sử dụng trong đó. Lúc đó các chức năng chủ yếu của mạch không thay đổi, cũng giống như với hai loại tranzito lưỡng cực npn và pnp tương ứng đã xét. 76
Hình 2.56: Nguyên lí mạch Sc và Dc 77