intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Bài giảng Kiến trúc máy tính-Chương 5

Chia sẻ: Phan Thi Ngoc Giau | Ngày: | Loại File: PDF | Số trang:23

Thêm vào BST
Báo xấu
158
lượt xem 12
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung của chương 5 5.1. Tổng quan về hệ thống nhớ 5.2. Bộ nhớ bán dẫn 5.3. Bộ nhớ chính 5.4. Bộ nhớ cache 5.5. Bộ nhớ ngoài 5.6. Bộ nhớ ảo 5.7. Hệ thống nhớ trên máy tính cá nhân

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Kiến trúc máy tính-Chương 5

  1. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Kiến trúc máy tính Nội dung giáo trình Chương 1. Giới thiệu chung Chương 2. Hệ thống máy tính Chương 5 Chương 3. Số học máy tính Chương 4. Bộ xử lý trung tâm BỘ NHỚ MÁY TÍNH Chương 5. Bộ nhớ máy tính Chương 6. Hệ thống vào-ra Chương 7. Kiến trúc máy tính tiên tiến Nguyễn Kim Khánh Trường Đại học Bách khoa Hà Nội 18 March 2007 Bài giảng Kiến trúc Máy tính 1 18 March 2007 Bài giảng Kiến trúc Máy tính 2 NKK-HUT NKK-HUT Nội dung của chương 5 5.1. Tổng quan về hệ thống nhớ 1. Các đặc trưng của hệ thống nhớ 5.1. Tổng quan về hệ thống nhớ Vị trí 5.2. Bộ nhớ bán dẫn Bên trong CPU: tập thanh ghi 5.3. Bộ nhớ chính Bộ nhớ trong: 5.4. Bộ nhớ cache bộ nhớ chính bộ nhớ cache 5.5. Bộ nhớ ngoài Bộ nhớ ngoài: các thiết bị nhớ 5.6. Bộ nhớ ảo Dung lượng 5.7. Hệ thống nhớ trên máy tính cá nhân Độ dài từ nhớ (tính bằng bit) Số lượng từ nhớ 18 March 2007 Bài giảng Kiến trúc Máy tính 3 18 March 2007 Bài giảng Kiến trúc Máy tính 4 Nguyễn Kim Khánh - ĐHBKHN 1
  2. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Các đặc trưng của hệ thống nhớ (tiếp) Các đặc trưng của hệ thống nhớ (tiếp) Đơn vị truyền Hiệu năng (performance) Từ nhớ Thời gian truy nhập Khối nhớ Chu kỳ nhớ Tốc độ truyền Phương pháp truy nhập Kiểu vật lý Truy nhập tuần tự (băng từ) Truy nhập trực tiếp (các loại đĩa) Bộ nhớ bán dẫn Truy nhập ngẫu nhiên (bộ nhớ bán dẫn) Bộ nhớ từ Truy nhập liên kết (cache) Bộ nhớ quang 18 March 2007 Bài giảng Kiến trúc Máy tính 5 18 March 2007 Bài giảng Kiến trúc Máy tính 6 NKK-HUT NKK-HUT Các đặc trưng của hệ thống nhớ (tiếp) 2. Phân cấp hệ thống nhớ Các đặc tính vật lý Khả biến / Không khả biến (volatile / nonvolatile) Xoá được / không xoá được Tổ chức Từ trái sang phải: dung lượng tăng dần tốc độ giảm dần giá thành/1bit giảm dần 18 March 2007 Bài giảng Kiến trúc Máy tính 7 18 March 2007 Bài giảng Kiến trúc Máy tính 8 Nguyễn Kim Khánh - ĐHBKHN 2
  3. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Sơ đồ phát hiện và hiệu chỉnh lỗi 3. Phát hiện và hiệu chỉnh lỗi trong bộ nhớ Nguyên tắc chung: cần tạo ra và lưu trữ thêm thông tin dư thừa. Từ dữ liệu cần ghi vào bộ nhớ: m bit Cần tạo ra và lưu trữ từ mã: k bit Lưu trữ (m+k) bit Khi đọc ra có các khả năng sau: Không phát hiện thấy dữ liệu lỗi Phát hiện thấy dữ liệu lỗi và có thể hiệu chỉnh dữ liệu thành đúng Phát hiện thấy lỗi nhưng không có khả năng hiệu chỉnh cần phát ra tín hiệu báo lỗi. 18 March 2007 Bài giảng Kiến trúc Máy tính 9 18 March 2007 Bài giảng Kiến trúc Máy tính 10 NKK-HUT NKK-HUT 5.2. Bộ nhớ bán dẫn Ví dụ mã sửa lỗi Hamming (m=4, k=3) 1. Phân loại Kiểu bộ nhớ Tiêu Khả năng xoá Cơ chế ghi Tính chuẩn khả biến Read Only Memory Mặt nạ (ROM) Bộ nhớ Không xoá chỉ đọc được Programmable ROM (PROM) Erasable PROM bằng tia cực tím, Không Bộ nhớ (EPROM) cả chip khả biến hầu như Bằng điện Electrically Erasable bằng điện, chỉ đọc PROM (EEPROM) mức từng byte Flash memory bằng điện, từng khối Bộ nhớ đọc-ghi Random Access bằng điện, Khả biến Bằng điện Memory (RAM) mức từng byte 18 March 2007 Bài giảng Kiến trúc Máy tính 11 18 March 2007 Bài giảng Kiến trúc Máy tính 12 Nguyễn Kim Khánh - ĐHBKHN 3
  4. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT ROM (Read Only Memory) Các kiểu ROM ROM mặt nạ: Bộ nhớ không khả biến thông tin được ghi khi sản xuất Lưu trữ các thông tin sau: rất đắt Thư viện các chương trình con PROM (Programmable ROM) Các chương trình điều khiển hệ thống (BIOS) Cần thiết bị chuyên dụng để ghi bằng chương Các bảng chức năng trình chỉ ghi được một lần Vi chương trình EPROM (Erasable PROM) Cần thiết bị chuyên dụng để ghi bằng chương trình ghi được nhiều lần Trước khi ghi lại, xóa bằng tia cực tím 18 March 2007 Bài giảng Kiến trúc Máy tính 13 18 March 2007 Bài giảng Kiến trúc Máy tính 14 NKK-HUT NKK-HUT Các kiểu ROM (tiếp) RAM (Random Access Memory) Bộ nhớ đọc-ghi (Read/Write Memory) EEPROM (Electrically Erasable PROM) Khả biến Có thể ghi theo từng byte Lưu trữ thông tin tạm thời Xóa bằng điện Có hai loại: SRAM và DRAM Flash memory (Bộ nhớ cực nhanh) (Static and Dynamic) Ghi theo khối Xóa bằng điện 18 March 2007 Bài giảng Kiến trúc Máy tính 15 18 March 2007 Bài giảng Kiến trúc Máy tính 16 Nguyễn Kim Khánh - ĐHBKHN 4
  5. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT SRAM (Static) – RAM tĩnh DRAM (Dynamic) – RAM động Các bit được lưu trữ bằng các Flip-Flop Các bit được lưu trữ trên tụ điện thông tin ổn định cần phải có mạch làm tươi Cấu trúc phức tạp Cấu trúc đơn giản Dung lượng chip nhỏ Dung lượng lớn Tốc độ nhanh Tốc độ chậm hơn Đắt tiền Rẻ tiền hơn Dùng làm bộ nhớ cache Dùng làm bộ nhớ chính 18 March 2007 Bài giảng Kiến trúc Máy tính 17 18 March 2007 Bài giảng Kiến trúc Máy tính 18 NKK-HUT NKK-HUT Các DRAM tiên tiến 2. Tổ chức của chip nhớ Sơ đồ cơ bản của chip nhớ Enhanced DRAM Cache DRAM Synchronous DRAM (SDRAM): làm việc được đồng bộ bởi xung clock DDR-SDRAM (Double Data Rate SDRAM) Rambus DRAM (RDRAM) 18 March 2007 Bài giảng Kiến trúc Máy tính 19 18 March 2007 Bài giảng Kiến trúc Máy tính 20 Nguyễn Kim Khánh - ĐHBKHN 5
  6. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Các tín hiệu của chip nhớ Tổ chức bộ nhớ một chiều Các đường địa chỉ: An-1 ÷ A0 có 2n từ nhớ Các đường dữ liệu: Dm-1 ÷ D0 độ dài từ nhớ = m bit Dung lượng chip nhớ = 2n x m bit Các đường điều khiển: Tín hiệu chọn chip CS (Chip Select) Tín hiệu điều khiển đọc OE (Output Enable) Tín hiệu điều khiển ghi WE (Write Enable) (Các tín hiệu điều khiển thường tích cực với mức 0) 18 March 2007 Bài giảng Kiến trúc Máy tính 21 18 March 2007 Bài giảng Kiến trúc Máy tính 22 NKK-HUT NKK-HUT Tổ chức bộ nhớ hai chiều Tổ chức bộ nhớ hai chiều Có n đường địa chỉ: n = n1 + n2 2n1 hàng, mỗi hàng có 2n2 từ nhớ, Có m đường dữ liệu: mỗi từ nhớ có độ dài m-bit. Dung lượng của chip nhớ: [2n1 x (2n2 x m)] bit = (2n1+n2 x m) bit = (2n x m) bit. Hoạt động giải mã địa chỉ: Bước 1: bộ giải mã hàng chọn 1 trong 2n1 hàng. Bước 2: bộ giải mã cột chọn 1 trong 2n2 từ nhớ (cột) của hàng đã được chọn. 18 March 2007 Bài giảng Kiến trúc Máy tính 23 18 March 2007 Bài giảng Kiến trúc Máy tính 24 Nguyễn Kim Khánh - ĐHBKHN 6
  7. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Tổ chức của DRAM Tổ chức của DRAM Dùng n đường địa chỉ dồn kênh cho phép truyền 2n bit địa chỉ Tín hiệu chọn địa chỉ hàng RAS (Row Address Select) Tín hiệu chọn địa chỉ cột CAS (Column Address Select) Dung lượng của DRAM= 22n x m bit 18 March 2007 Bài giảng Kiến trúc Máy tính 25 18 March 2007 Bài giảng Kiến trúc Máy tính 26 NKK-HUT NKK-HUT Chip nhớ Ví dụ chip nhớ 16 Mb DRAM (4M x 4) 18 March 2007 Bài giảng Kiến trúc Máy tính 27 18 March 2007 Bài giảng Kiến trúc Máy tính 28 Nguyễn Kim Khánh - ĐHBKHN 7
  8. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT IBM 64Mb SDRAM 3. Thiết kế mô-đun nhớ bán dẫn Dung lượng chip nhớ 2n x m bit Cần thiết kế để tăng dung lượng: Thiết kế tăng độ dài từ nhớ Thiết kế tăng số lượng từ nhớ Thiết kế kết hợp 18 March 2007 Bài giảng Kiến trúc Máy tính 29 18 March 2007 Bài giảng Kiến trúc Máy tính 30 NKK-HUT NKK-HUT Tăng độ dài từ nhớ Ví dụ tăng độ dài từ nhớ VD1: Cho chip nhớ SRAM 4K x 4 bit Thiết kế mô-đun nhớ 4K x 8 bit Giải: Dung lượng chip nhớ = 212 x 4 bit chip nhớ có: 12 chân địa chỉ 4 chân dữ liệu mô-đun nhớ cần có: 12 chân địa chỉ 8 chân dữ liệu 18 March 2007 Bài giảng Kiến trúc Máy tính 31 18 March 2007 Bài giảng Kiến trúc Máy tính 32 Nguyễn Kim Khánh - ĐHBKHN 8
  9. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Bài toán tăng độ dài từ nhớ tổng quát Tăng số lượng từ nhớ VD2: Cho chip nhớ SRAM 4K x 8 bit Cho chip nhớ 2n x mbit Thiết kế mô-đun nhớ 8K x 8 bit Thiết kế mô-đun nhớ 2n x (k.m) bit Giải: Dung lượng chip nhớ = 212 x 8 bit Dùng k chip nhớ chip nhớ có: 12 chân địa chỉ 8 chân dữ liệu Dung lượng mô-đun nhớ = 213 x 8 bit 13 chân địa chỉ 8 chân dữ liệu 18 March 2007 Bài giảng Kiến trúc Máy tính 33 18 March 2007 Bài giảng Kiến trúc Máy tính 34 NKK-HUT NKK-HUT Tăng số lượng từ nhớ Bài tập 1. Tăng số lượng từ gấp 4 lần: Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 16K x 8 bit 2. Tăng số lượng từ gấp 8 lần: Cho chip nhớ SRAM 4K x 8 bit Thiết kế mô-đun nhớ 32K x 8 bit 3. Thiết kế kết hợp: G A Y0 Y1 0 0 0 1 Cho chip nhớ SRAM 4K x 4 bit 0 1 1 0 Thiết kế mô-đun nhớ 8K x 8 bit 1 x 1 1 18 March 2007 Bài giảng Kiến trúc Máy tính 35 18 March 2007 Bài giảng Kiến trúc Máy tính 36 Nguyễn Kim Khánh - ĐHBKHN 9
  10. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Bộ giải mã 2 4 5.3. Bộ nhớ chính 1. Các đặc trưng cơ bản Chứa các chương trình đang thực hiện và các G B A Y0 Y1 Y2 Y3 dữ liệu đang được sử dụng 0 0 0 0 1 1 1 Tồn tại trên mọi hệ thống máy tính 0 0 1 1 0 1 1 Bao gồm các ngăn nhớ được đánh địa chỉ trực 0 1 0 1 1 0 1 tiếp bởi CPU 0 1 1 1 1 1 0 Dung lượng của bộ nhớ chính nhỏ hơn không 1 x x 1 1 1 1 gian địa chỉ bộ nhớ mà CPU quản lý. Việc quản lý logic bộ nhớ chính tuỳ thuộc vào hệ điều hành 18 March 2007 Bài giảng Kiến trúc Máy tính 37 18 March 2007 Bài giảng Kiến trúc Máy tính 38 NKK-HUT NKK-HUT m=8bit một băng nhớ tuyến tính 2. Tổ chức bộ nhớ đan xen (interleaved memory) Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64,128 ... bit Các ngăn nhớ được tổ chức theo byte tổ chức bộ nhớ vật lý khác nhau 18 March 2007 Bài giảng Kiến trúc Máy tính 39 18 March 2007 Bài giảng Kiến trúc Máy tính 40 Nguyễn Kim Khánh - ĐHBKHN 10
  11. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT m = 16bit hai băng nhớ đan xen m = 32bit bốn băng nhớ đan xen 18 March 2007 Bài giảng Kiến trúc Máy tính 41 18 March 2007 Bài giảng Kiến trúc Máy tính 42 NKK-HUT NKK-HUT m = 64bit tám băng nhớ đan xen 5.4. Bộ nhớ đệm nhanh (cache memory) 1. Nguyên tắc chung của cache Nguyên lý cục bộ hoá tham chiếu bộ nhớ: Trong một khoảng thời gian đủ nhỏ CPU thường chỉ tham chiếu các thông tin trong một khối nhớ cục bộ Ví dụ: Cấu trúc chương trình tuần tự Vòng lặp có thân nhỏ Cấu trúc dữ liệu mảng 18 March 2007 Bài giảng Kiến trúc Máy tính 43 18 March 2007 Bài giảng Kiến trúc Máy tính 44 Nguyễn Kim Khánh - ĐHBKHN 11
  12. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Nguyên tắc chung của cache (tiếp) Ví dụ về thao tác của cache Cache có tốc độ nhanh hơn bộ nhớ chính CPU yêu cầu nội dung của ngăn nhớ Cache được đặt giữa CPU và bộ nhớ chính CPU kiểm tra trên cache với dữ liệu này nhằm tăng tốc độ CPU truy cập bộ nhớ Cache có thể được đặt trên chip CPU Nếu có, CPU nhận dữ liệu từ cache (nhanh) Nếu không có, đọc Block nhớ chứa dữ liệu từ bộ nhớ chính vào cache Tiếp đó chuyển dữ liệu từ cache vào CPU 18 March 2007 Bài giảng Kiến trúc Máy tính 45 18 March 2007 Bài giảng Kiến trúc Máy tính 46 NKK-HUT NKK-HUT Cấu trúc chung của cache / bộ nhớ chính Cấu trúc chung của cache / bộ nhớ chính (tiếp) Bộ nhớ chính có 2N byte nhớ Bộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau Bộ nhớ chính: B0, B1, B2, ... , Bp-1 (p Blocks) Bộ nhớ cache: L0, L1, L2, ... , Lm-1 (m Lines) Kích thước của Block = 8,16,32,64,128 byte 18 March 2007 Bài giảng Kiến trúc Máy tính 47 18 March 2007 Bài giảng Kiến trúc Máy tính 48 Nguyễn Kim Khánh - ĐHBKHN 12
  13. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT 2. Các phương pháp ánh xạ Cấu trúc chung của cache / bộ nhớ chính (tiếp) Một số Block của bộ nhớ chính được (Chính là các phương pháp tổ chức bộ nạp vào các Line của cache. nhớ cache) Nội dung Tag (thẻ nhớ) cho biết Block Ánh xạ trực tiếp nào của bộ nhớ chính hiện đang được (Direct mapping) chứa ở Line đó. Ánh xạ liên kết toàn phần Khi CPU truy nhập (đọc/ghi) một từ nhớ, (Fully associative mapping) có hai khả năng xảy ra: Ánh xạ liên kết tập hợp Từ nhớ đó có trong cache (cache hit) (Set associative mapping) Từ nhớ đó không có trong cache (cache miss). 18 March 2007 Bài giảng Kiến trúc Máy tính 49 18 March 2007 Bài giảng Kiến trúc Máy tính 50 NKK-HUT NKK-HUT Ánh xạ trực tiếp Minh hoạ ánh xạ trực tiếp Mỗi Block của bộ nhớ chính chỉ có thể được nạp vào một Line của cache: B0 L0 B1 L1 .... Bm-1 Lm-1 Bm L0 Bm+1 L1 .... Tổng quát Bj chỉ có thể nạp vào L j mod m m là số Line của cache. 18 March 2007 Bài giảng Kiến trúc Máy tính 51 18 March 2007 Bài giảng Kiến trúc Máy tính 52 Nguyễn Kim Khánh - ĐHBKHN 13
  14. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Đặc điểm của ánh xạ trực tiếp Ánh xạ liên kết toàn phần Mỗi một địa chỉ N bit của bộ nhớ chính gồm Mỗi Block có thể nạp vào bất kỳ Line ba trường: nào của cache. Trường Word gồm W bit xác định một từ nhớ Địa chỉ của bộ nhớ chính bao gồm hai trong Block hay Line: trường: 2W = kích thước của Block hay Line Trường Line gồm L bit xác định một trong số các Trường Word giống như trường hợp ở Line trong cache: trên. 2L = số Line trong cache = m Trường Tag dùng để xác định Block của Trường Tag gồm T bit: bộ nhớ chính. T = N - (W+L) Tag xác định Block đang nằm ở Line đó Bộ so sánh đơn giản Xác suất cache hit thấp 18 March 2007 Bài giảng Kiến trúc Máy tính 53 18 March 2007 Bài giảng Kiến trúc Máy tính 54 NKK-HUT NKK-HUT Minh hoạ ánh xạ liên kết toàn phần Đặc điểm của ánh xạ liên kết toàn phần So sánh đồng thời với tất cả các Tag mất nhiều thời gian Xác suất cache hit cao. Bộ so sánh phức tạp. 18 March 2007 Bài giảng Kiến trúc Máy tính 55 18 March 2007 Bài giảng Kiến trúc Máy tính 56 Nguyễn Kim Khánh - ĐHBKHN 14
  15. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Ánh xạ liên kết tập hợp Minh hoạ ánh xạ liên kết tập hợp Cache đươc chia thành các Tập (Set) Mỗi một Set chứa một số Line Ví dụ: 4 Line/Set 4-way associative mapping Ánh xạ theo nguyên tắc sau: B0 S0 B1 S1 B2 S2 ....... 18 March 2007 Bài giảng Kiến trúc Máy tính 57 18 March 2007 Bài giảng Kiến trúc Máy tính 58 NKK-HUT NKK-HUT Đặc điểm của ánh xạ liên kết tập hợp Ví dụ về ánh xạ địa chỉ Kích thước Block = 2W Word Không gian địa chỉ bộ nhớ chính = 4GB Trường Set có S bit dùng để xác định Dung lượng bộ nhớ cache là 256KB một trong số V = 2S Set Kích thước Line (Block) = 32byte. Trường Tag có T bit: T = N - (W+S) Xác định số bit của các trường địa chỉ Tổng quát cho cả hai phương pháp trên cho ba trường hợp tổ chức: Ánh xạ trực tiếp Thông thường 2,4,8,16Lines/Set Ánh xạ liên kết toàn phần Ánh xạ liên kết tập hợp 4 đường 18 March 2007 Bài giảng Kiến trúc Máy tính 59 18 March 2007 Bài giảng Kiến trúc Máy tính 60 Nguyễn Kim Khánh - ĐHBKHN 15
  16. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Với ánh xạ trực tiếp Với ánh xạ liên kết toàn phần Bộ nhớ chính = 4GB = 232 byte N = 32 bit Bộ nhớ chính = 4GB = 232 byte N = 32 bit Cache = 256 KB = 2 18 byte. Line = 32 byte = 2 5 byte W = 5 bit Line = 32 byte = 25 byte W = 5 bit Số bit của trường Tag sẽ là: T = 32 - 5 = 27 bit Số Line trong cache = 218/ 25 = 213 Line L = 13 bit T = 32 - (13 + 5) = 14 bit 18 March 2007 Bài giảng Kiến trúc Máy tính 61 18 March 2007 Bài giảng Kiến trúc Máy tính 62 NKK-HUT NKK-HUT Với ánh xạ liên kết tập hợp 4 đường 3. Thuật giải thay thế (1): Ánh xạ trực tiếp Bộ nhớ chính = 4GB = 232 byte N = 32 bit Không phải lựa chọn Line = 32 byte = 2 5 byte W = 5 bit Mỗi Block chỉ ánh xạ vào một Line xác Số Line trong cache = 2 18/ 25 = 213 Line định Một Set có 4 Line = 22 Line Thay thế Block ở Line đó số Set trong cache = 213/ 22 = 211 Set S = 11 bit Số bit của trường Tag sẽ là: T = 32 - (11 + 5) = 16 bit 18 March 2007 Bài giảng Kiến trúc Máy tính 63 18 March 2007 Bài giảng Kiến trúc Máy tính 64 Nguyễn Kim Khánh - ĐHBKHN 16
  17. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Thuật giải thay thế (2): Ánh xạ liên kết 4. Phương pháp ghi dữ liệu khi cache hit Được thực hiện bằng phần cứng (nhanh) Ghi xuyên qua (Write-through): Random: Thay thế ngẫu nhiên ghi cả cache và cả bộ nhớ chính FIFO (First In First Out): Thay thế Block nào tốc độ chậm nằm lâu nhất ở trong Set đó Ghi trả sau (Write-back): LFU (Least Frequently Used): Thay thế Block nào trong Set có số lần truy nhập ít nhất trong chỉ ghi ra cache cùng một khoảng thời gian tốc độ nhanh LRU (Least Recently Used): Thay thế Block ở khi Block trong cache bị thay thế cần phải trong Set tương ứng có thời gian lâu nhất không ghi trả cả Block về bộ nhớ chính được tham chiếu tới. Tối ưu nhất: LRU 18 March 2007 Bài giảng Kiến trúc Máy tính 65 18 March 2007 Bài giảng Kiến trúc Máy tính 66 NKK-HUT NKK-HUT 5. Cache trên các bộ xử lý Intel Sơ đồ Pentium 4 80486: 8KB cache L1 trên chip Pentium: có hai cache L1 trên chip Cache lệnh = 8KB Cache dữ liệu = 8KB Pentium 4 (2000): hai mức cache L1 và L2 trên chip Cache L1: mỗi cache 8KB Kích thước Line = 64 byte ánh xạ liên kết tập hợp 4 đường cache L2 256KB Kích thước Line = 128 byte ánh xạ liên kết tập hợp 8 đường 18 March 2007 Bài giảng Kiến trúc Máy tính 67 18 March 2007 Bài giảng Kiến trúc Máy tính 68 Nguyễn Kim Khánh - ĐHBKHN 17
  18. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT PowerPC G4 (dùng cho Power Mac) 5.5. Bộ nhớ ngoài 1. Các kiểu bộ nhớ ngoài Băng từ Đĩa từ Đĩa quang Flash Disk 18 March 2007 Bài giảng Kiến trúc Máy tính 69 18 March 2007 Bài giảng Kiến trúc Máy tính 70 NKK-HUT NKK-HUT 2. Đĩa từ Các đặc tính đĩa từ Đầu từ cố định hay đầu từ di động Đĩa cố định hay thay đổi Một mặt hay hai mặt Một đĩa hay nhiều đĩa Cơ chế đầu từ Tiếp xúc (đĩa mềm) Không tiếp xúc 18 March 2007 Bài giảng Kiến trúc Máy tính 71 18 March 2007 Bài giảng Kiến trúc Máy tính 72 Nguyễn Kim Khánh - ĐHBKHN 18
  19. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT Nhiều đĩa Cylinders 18 March 2007 Bài giảng Kiến trúc Máy tính 73 18 March 2007 Bài giảng Kiến trúc Máy tính 74 NKK-HUT NKK-HUT Đĩa mềm Đĩa cứng 8”, 5.25”, 3.5” Một hoặc nhiều đĩa Dung lượng nhỏ: chỉ tới 1.44Mbyte Thông dụng Tốc độ chậm Dung lượng tăng lên rất nhanh 1993: 200MB Thông dụng 2004: 30GB, 40GB Rẻ tiền Tốc độ đọc/ghi nhanh Tương lai có thể không dùng nữa ? Rẻ tiền 18 March 2007 Bài giảng Kiến trúc Máy tính 75 18 March 2007 Bài giảng Kiến trúc Máy tính 76 Nguyễn Kim Khánh - ĐHBKHN 19
  20. Bài giảng Kiến trúc máy tính 18 March 2007 NKK-HUT NKK-HUT RAID Đặc điểm của RAID Tập các đĩa cứng vật lý được OS coi như một ổ logic duy nhất dung lượng lớn Redundant Array of Inexpensive Disks Dữ liệu được lưu trữ phân tán trên các ổ đĩa vật lý truy cập song song (nhanh) Redundant Array of Independent Disks Có thể sử dụng dung lượng dư thừa để Hệ thống nhớ dung lượng lớn lưu trữ các thông tin kiểm tra chẵn lẻ, cho phép khôi phục lại thông tin trong trường hợp đĩa bị hỏng an toàn thông tin 7 loại phổ biến (RAID 0 – 6) 18 March 2007 Bài giảng Kiến trúc Máy tính 77 18 March 2007 Bài giảng Kiến trúc Máy tính 78 NKK-HUT NKK-HUT RAID 0, 1, 2 RAID 3 & 4 18 March 2007 Bài giảng Kiến trúc Máy tính 79 18 March 2007 Bài giảng Kiến trúc Máy tính 80 Nguyễn Kim Khánh - ĐHBKHN 20
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
6=>0