BÀI GIẢNG KIẾN TRÚC MÁY TÍNH_PHẦN 2

Chia sẻ: Nguyen Phuong Anh | Ngày: | Loại File: PDF | Số trang:0

Thêm vào BST

Báo xấu

158
lượt xem 54
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'bài giảng kiến trúc máy tính_phần 2', công nghệ thông tin, phần cứng phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: BÀI GIẢNG KIẾN TRÚC MÁY TÍNH_PHẦN 2

3. Mạch Tuần tự 3.1. Mạch Lật 3.2. Mạch Tuần Tự NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 1
3.1. Mạch Lật Các mạch số xét trước đây là các mạch tổ hợp, các ngõ ra tại một thời điểm độc lập với ngõ vào tại thời điểm đó. Để bảo đảm hoạt động các mạch nhịp nhàng, cần phải đồng bộ các mạch. Việc đồng bộ hoá được thực hiện qua một thiết bị định thời gọi là mạch tạo xung đồng hồ tạo ra một dãy xung đồng hồ tuần hoàn. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 2
3.1. Mạch Lật (tt) Mạch lật là một mạch số có sử dụng xung đồng hồ và dùng lưu trữ một bit nhị phân. Nó có hai ngõ ra, một cho trị bình thường và một cho trị bù. Có nhiều loại mạch lật khác nhau. Thông dụng là các mạch lật SR, D, JK và T. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 3
3.1. Mạch Lật (tt) Ký hiệu mạch lật SR như ở hình dưới. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 4
3.1. Mạch Lật (tt) Ký hiệu mũi tên trước chữ C biểu thị một ngõ nhập động. Ký hiệu động cho biết mạch lật đáp ứng với một chuyển tiếp dương (từ 0 sang 1) của tín hiệu đồng hồ ở ngõ nhập. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 5
3.1. Mạch Lật (tt) Nếu không có tín hiệu nhập đồng hồ C, ngõ ra của mạch không thể thay đổi bất chấp trị của R và S. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 6
3.1. Mạch Lật (tt) Chỉ khi tín hiệu đồng hồ đổi từ 0 sang 1, ngõ ra mới bị ảnh hưởng theo trị của ngõ vào S và R. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 7
3.1. Mạch Lật (tt) Bảng đặc tính ở hình (b) tóm tắt hoạt động của mạch lật SR. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 8
3.1. Mạch Lật (tt) Mạch lật SR được đổi sang mạch lật D bằng cách đưa vào một cổng đảo giữa S và R và dùng ký hiệu D cho ngõ vào duy nhất. Ký hiệu như hình dưới. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 9
3.1. Mạch Lật (tt) Bảng đặc tính có thể biểu diễn bằng phương trình đặc tính: Q(t+1) = D tức ngõ ra Q của mạch lật nhận trị từ ngõ vào D khi tín hiệu đồng hồ chuyển từ 0 sang 1. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 10
3.1. Mạch Lật (tt) Mạch lật JK là một cải tiến của mạch lật SR trong đó điều kiện không xác định của SR được định nghĩa trong JK. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 11
3.1. Mạch Lật (tt) Khi J và K đều bằng 1, một chuyển tiếp đồng hồ sẽ chuyển ngõ ra mạch lật sang trạng thái bù. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 12
3.1. Mạch Lật (tt) Mạch lật T ở hình dưới, là mạch lật xuất phát từ mạch lật JK với hai ngõ vào được kết nối thành một ngõ vào T. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 13
3.1. Mạch Lật (tt) Khi T=0 (J=K=0), mạch lật không thay đổi trạng thái: Q(t+1) = Q(t). NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 14
3.1. Mạch Lật (tt) Khi T=1 (J=K=1), mạch lật chuyển trạng thái bù: Q(t+1) = Q’(t). NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 15
3.1. Mạch Lật (tt) Phương trình thuộc tính: Q(t+1) = Q(t) ⊕ T NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 16
3.1. Mạch Lật (tt) Mạch lật lề là loại mạch lật, có trạng thái kế chỉ xảy ra tại một mức xung đồng hồ xác định. Khi mức nhập xung vượt quá ngưỡng này, các ngõ nhập bị khoá lại sao cho mạch lật không đáp ứng cho đến khi xung đồng hồ trở về 0 và một xung khác đến. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 17
3.1. Mạch Lật (tt) Một số mạch lật lề đáp ứng ở lề lên của tín hiệu đồng hồ (chuyển tiếp lề dương – positive-edge transition) Một số khác đáp ứng ở lề xuống của tín hiệu đồng hồ (chuyển tiếp lề âm - negative-edge transition). NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 18
3.1. Mạch Lật (tt) Hình (a) cho thấy tín hiệu xung đồng hồ trong mạch lật D lề dương. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 19
3.1. Mạch Lật (tt) và (b) là ký hiệu và lược đồ thời gian tương ứng của mạch lật D lề âm. NMT - KTMT - V3.1 - Ch3 - Ns54 - 8/1/03 20