BÀI GIẢNG KIẾN TRÚC MÁY TÍNH_PHẦN 8

Chia sẻ: Nguyen Phuong Anh | Ngày: | Loại File: PDF | Số trang:0

Thêm vào BST

Báo xấu

92
lượt xem 32
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'bài giảng kiến trúc máy tính_phần 8', công nghệ thông tin, phần cứng phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: BÀI GIẢNG KIẾN TRÚC MÁY TÍNH_PHẦN 8

9. Thiết Kế Máy Tính 9.1. Máy Tính Cơ Bản 9.2. Mạch Tích Lũy 1 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản Máy tính cơ bản gồm các mạch phần cứng sau: Bộ nhớ gồm 4096 từ 16 bit 1. Chín thanh ghi: AR, PC, DR, AC, IR, TR, 2. OUTR, INPR và SC Bảy mạch lật: I, S, E, R, IEN, FGI và FGO. 3. Hai mạch giải mã: giải mã tác vụ 3x8, giải mã 4. thời gian 4x16. Bus 16 bit. 5. Các cổng luận lý điều khiển. 6. Mạch cộng và luận lý nối với ngõ vào AC. 7. 2 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Bộ nhớ theo chuẩn trên thị trường. Các thanh ghi thuộc loại như đã mô tả và tương tự mạch tích hợp loại 74163. Các mạch lật thuộc loại D hoặc JK như đã mô tả. Hai mạch giải mã theo chuẩn như đã trình bày. Hệ thống bus có thể tạo từ 16 mạch dồn 8x1 tương tự như đã trình bày. Phần tiếp theo nói về cách thiết kế cổng luận lý điều khiển và mạch cộng và luận lý. 3 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Lược đồ khối các cổng luận lý điều khiển như hình bên. 4 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Các ngõ vào xuất phát từ 2 mạch giải mã Mạch lật I, và các bit 0-11 của IR 5 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Các ngõ vào khác là bit 0-15 của AC Bit 0-15 của DR Trị của 7 mạch lật I, S, E, R, IEN, FGI và FGO 6 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Ngõ ra mạch luận lý điều khiển: Tín hiệu điều khiển ngõ vào 9 thanh ghi. 1. Tín hiệu điều khiển ngõ vào đọc ghi bộ nhớ. 2. Tín hiệu đặt, xoá, hoặc bù các mạch lật. 3. Tín hiệu cho S2, S1, S0 để chọn thanh ghi cho 4. bus. Tín hiệu điều khiển AC, mạch cộng và luận lý. 5. Đặc tả tín hiệu điều khiển có thể biết như đã trình bày. 7 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Thanh ghi nối với bus như đã mô tả. Các ngõ nhập điều khiển thanh ghi là LD (nạp), INR (tăng) và CLR (xoá). Giả sử muốn tạo cấu trúc cổng liên kết với ngõ vào AR, hãy duyệt qua các mệnh đề làm thay đổi AR: R’T0: AR ← PC R’T2: AR ← IR(0-11) D7’IT3: AR ← M[AR] RT0: AR ← 0 D5T4: AR ← AR + 1 8 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Ba mệnh đề đầu chuyển thông tin từ thanh ghi/bộ nhớ vào AR. R’T0: AR ← PC R’T2: AR ← IR(0-11) D7’IT3: AR ← M[AR] Nội dung thanh ghi/bộ nhớ nguồn chuyển lên bus rồi từ bus chuyển vào AR bằng cách đặt LD 9 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Mệnh đề 4 xoá AR, mệnh đề cuối tăng AR. RT0: AR ← 0 D5T4: AR ← AR + 1 Các hàm điều khiển có thể đưa vào 3 biểu thức bun sau: LD(AR) = R’T0 + R’T2 + D7’IT3 CLR(AR) = RT0 INR(AR) = D5T4 10 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Các cổng điều khiển AR như ở hình dưới. 11 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Tương tự để đọc bộ nhớ, xét: Read = R’T1+D7’IT3 +(D0+D1+D2+D6)T4 Ngõ ra các cổng biểu thức bun trên phải nối với ngõ nhập đọc bộ nhớ. 12 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Các mệnh đề sau cho thấy IEN thay đổi qua 2 lệnh ION và IOF. pB7: IEN ← 1 (p=D7IT3, B7, B6 là bit pB6: IEN ← 0 ( 7 và 6 của IR ) Ngoài ra, cuối chu kỳ ngắt IEN xoá 0: RT2: IEN ← 0 13 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Nếu dùng mạch lật JK cho IEN, cổng điều khiển như ở hình dưới. 14 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Bus 16-bit được điều khiển qua các ngõ nhập chọn S2S1S0. Bảng sau xác định số nhị phân cho S2S1S0 để chọn thanh ghi và đây là bảng chân trị của mạch mã hoá. 15 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Nhập Xuất Thanh ghi được chọn S0 x1 x2 x 3 x 4 x 5 x 6 x 7 S2 S1 00 0000000 0 Không 10 0000000 1 AR 01 0000001 0 PC 00 1000001 1 DR 00 0100010 0 AC 00 0010010 1 IR 00 0001011 0 TR 00 0000111 1 Bộ nhớ 16 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Hình sau cho thấy mạch mã hoá là ngõ vào để chọn bus. Các hàm bun mạch mã hoá: S0 = x1 + x3 + x5 + x7 S1 = x 2 + x 3 + x 6 + x 7 S2 = x 4 + x 5 + x 6 + x 7 17 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.1. Máy Tính Cơ Bản (tt) Để xác định ngõ vào mạch mã hoá, ví dụ x1, xét các mệnh đề có AR là nguồn. D4T4: PC ← AR D5T5: PC ← AR Như vậy hàm bun của x1 là: x1 = D4T4 + D5T5 Lấy dữ liệu từ bộ nhớ vào bus tương ứng x7=1. Tác vụ đọc (? ← M[AR]) làm việc này nên: x7 = R’T1+D7’IT3 +(D0+D1+D2+D6)T4 Các thanh ghi khác cũng tương tự. 18 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.2. Mạch Tích Lũy Hình dưới là mạch liên kết với AC. 19 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03
9.2. Mạch Tích Lũy (tt) Mạch cộng và luận lý có 3 bộ nhập, ngõ xuất cung cấp dữ liệu nhập cho thanh ghi. 20 NMT - KTMT - V3.1 - Ch9 - Ns27 - 15/1/03