Đồ án tốt nghiệp - Phân tích thiết kế hệ thống - THIẾT KẾ BỘ PID SỐ ĐIỀU KHIỂN TỐC ĐỘ ĐỘNG CƠ DC

Chia sẻ: Nguyen Hai | Ngày: | Loại File: PDF | Số trang:66

Thêm vào BST

Báo xấu

324
lượt xem 127
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo luận văn - đề án 'đồ án tốt nghiệp - phân tích thiết kế hệ thống - thiết kế bộ pid số điều khiển tốc độ động cơ dc', luận văn - báo cáo, công nghệ thông tin phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Đồ án tốt nghiệp - Phân tích thiết kế hệ thống - THIẾT KẾ BỘ PID SỐ ĐIỀU KHIỂN TỐC ĐỘ ĐỘNG CƠ DC

ĐỒ ÁN ĐIỆN TỬ ỨNG DỤNG ĐỂ TÀI: THIẾT KẾ BỘ PID SỐ ĐIỀU KHIỂN TỐC ĐỘ ĐỘNG CƠ DC nguyen dinh tuan HOME
Trang -2- PHẦN 1: LÝ THUYẾT ......................... 3 CHƯƠNG 1: ĐỘNG CƠ ĐIỆN MỘT CHIỀU................................................... 3 1.1 Giới thiệu động cơ DC: .............................................................................. 3 1.2 Mô hình hóa động cơ DC:.......................................................................... 3 1.3 Phương pháp điều khiển tốc độ động cơ:.................................................. 4 1.4 Khảo sát hàm truyền: ................................................................................ 5 1.4.1 Hàm truyền lý tưởng:.......................................................................... 5 1.4.2 Hàm truyền gần đúng tìm được bằng thực nghiệm:.......................... 6 1.5 Phương pháp ổn định tốc độ động cơ dùng PID:...................................... 7 1.5.1 Thuật toán PID: .................................................................................. 7 1.5.2 Phương pháp hiệu chỉnh thông số bộ PID Ziegler-Nichols: .............. 9 Chương 2 TỔNG QUAN VỀ PSoC IC CỦA HÃNG CYPRESS ......................10 2.1. Giới thiệu: ................................................................................................10 2.2. Giới thiệu IC khả trình PSoC của hãng CYPRESS................................10 2.2.1 Khái niệm PSoC .................................................................................10 2.2.2 Tổng quan về tài nguyên chip PSoC ..................................................10 2.2.3 Cấu trúc chi tiết bên trong chip PSoC...............................................13 3.3 Giới thiệu phần mềm PSoC Designer của hãng CYPRESS ....................27 3.3.1 Tổng quan về PSoC Designer ............................................................27 3.3.2 Xây dựng kiến trúc phần cứng( Device Editor) ................................27 3.3.3 Cửa sổ viết ứng dụng(Application Editor) ........................................36 CHƯƠNG 3: LÝ THUYẾT VỀ MOSFET ........................................................38 3.1 Giới thiệu về MOSFET .............................................................................38 3.2 Cấu trúc cơ bản của NMOS kiểu tăng cường : .......................................38 3.3 Ưu nhược điểm và các thông số quan trọng của MOSFET: ...................40 3.3.1 Những ưu điểm của mosfet : ..............................................................40 3.3.2 Các nhược điểm của mosfet. ..............................................................40 3.3.3 Các thông số quan trọng của mosfet : ...............................................40 PHẦN 2: THIẾT KẾ VÀ THI CÔNG 43 CHƯƠNG 4: THIẾT KẾ VÀ THI CÔNG PHẦN CỨNG ............................43 4.1 Sơ đồ nguyên lý: ........................................................................................43 4.2 Tính toán các thông số của mạch: ............................................................44 4.2.1. Mạch đảo chiều động cơ: ..................................................................44 4.2.2 Tính toán cho FET: ............................................................................45 4.2.3 Tính toán mạch Driver cho MOSFET: .............................................47 4.3 Tính toán các tham số của bộ điều khiển PID số: ....................................49 5.1 Cấu hình bên trong PSOC:.......................................................................52 5.2 Giải thuật phần mềm: ...............................................................................57
Trang -3- PHẦN 1: LÝ THUYẾT CHƯƠNG 1: ĐỘNG CƠ ĐIỆN MỘT CHIỀU 1.1 Giới thiệu động cơ DC: Động cơ điện một chiều là động cơ điện hoạt động với dòng điện một chiều. Động cơ điện một chiều ứng dụng rộng rãi trong các ứng dụng dân dụng cũng như công nghiệp Cấu tạo của động cơ gồm có 2 phần: stato đứng yên và rôto quay so với stato. Phần cảm (phần kích từ-thường đặt trên stato) tạo ra từ trường đi trong mạch từ, xuyên qua các vòng dây quấn của phần ứng (thường đặt trên rôto). Khi có dòng điện chạy trong mạch phần ứng, các thanh dẫn phần ứng sẽ chịu tác động bởi các lực điện từ theo phương tiếp tuyến với mặt trụ rôto, làm cho rôto quay. Tùy theo cách mắc cuộn dây roto và stato mà người ta có các loại động cơ sau: - Động cơ kích từ độc lập: Cuộn dây kích từ (cuộn dây stato) và cuộn dây phần ứng (roto) mắc riêng rẽ nhau, có thể cấp nguồn riêng biệt. - Động cơ kích từ nối tiếp: Cuộn dây kích từ mắc nối tiếp với cuộn dây phần ứng: Đối với loaj động cơ kích từ độc lập, người ta có thể thay thế cuộn dây kích từ bởi nam châm vỉnh cữu, khi đó ta có loại động cơ điện 1 chiều dùng nam châm vĩnh cữu. Đây là loại động cơ được sử dụng trong đồ án này. 1.2 Mô hình hóa động cơ DC: Mô hình tương đương của phần ứng động cơ như sau:
Trang -4- Ia Ra La Ua 1 + A Eg - 2 dia (1.1) u a  R a i a  La e g dt (1.2) e g  k v n Trong đó Φ là từ thông do nam châm vĩnh cữu gây ra. n là tốc độ động cơ. Momen điện từ: Td = Kt Φia (1.3) Phương trình của động cơ: d (1.4)  B  TL Td  J dt B: hệ số ma sát T: monen tải. Ở chế độ xác lập: (1.5) u a  Ra ia e g (1.6) Td  2nB  TL  K t ia Ta có được tốc độ động cơ ở chế độ xác lập: U a  I a Ra (1.7) n Kv 1.3 Phương pháp điều khiển tốc độ động cơ: Đối với loại động cơ kích từ độc lập dùng nam châm vĩnh cữu, để thay đổi tốc độ, ta thay đổi điện áp cung cấp cho roto. Việc cấp áp 1 chiều
Trang -5- thay đổi thường khó khăn, do vậy người ta dùng phương pháp điều xung (PWM): Hình 1.1: PWM Phương pháp điều xung sẽ giữ tần số không đổi, thay đổi chu kì nhiệm vụ (Duty cycle) để thay đổi điện áp trung bình đặt lên động cơ. Điện áp trung bình: Ton Vdk  Vin T Do đặc tính cảm kháng của động cơ, dòng qua động cơ là dòng liên tục, gợn sóng như sau: Udk t Ia t Hình 1.2: Dạng sóng dòng và áp trên động cơ. 1.4 Khảo sát hàm truyền: 1.4.1 Hàm truyền lý tưởng: Biến đổi Laplace các công thức từ (1.1) – (1.4 ) ta được:
Trang -6- (1.9) U a ( p )  Ra I a ( p )  pLa I a ( p )  E g (a ) (1.10) E g ( p )  k v n( p ) Td(p) = Kt ΦIa(p) (1.11) (1.12) Td ( p )  2pJn( p )  2Bn( p )  TL ( p) Từ 1.12 tính được: Td ( p)  TL ( p ) (1.13) n( p )  2B( p m  1) U a ( p)  E a ( p) (1.14) I a ( p)  Ra ( a p  1) Trong đó:  a =La/Ra Hằng số thời gian của mạch phần ứng  m =J/B Hằng số thời gian cơ. Vậy ta có mô hình hệ thống như sau: Ia(p) TL(p) Ua(p) Td(p) n(p) 1 1 kt  2B( m p  1) Ra ( a p  1) Eg(p ) kv  Hình 1.3: Mô hình động cơ điện DC Khi momen tải không đổi, ta có: 1 n( p )  U a ( p ) 2BRa ( a p  1)( m p  1)  K v  Kt  Vậy hàm truyền của động cơ lúc này có dạng khâu dao động. 1.4.2 Hàm truyền gần đúng tìm được bằng thực nghiệm: Để tìm hàm truyền bằng thực nghiệm ta tìm đáp ứng xung của động cơ. Ta đặt áp bằng áp định mức vào động cơ và vẽ đồ thị vận tốc theo thời gian. Vì thời gian lấy mẫu vận tốc nhỏ do đó ta không thấy được các điểm uốn của đồ thị, do đó ở đây ta xấp xỉ hàm truyền động cơ là khâu quán tính bậc 1 có dạng như sau.
Trang -7- k G Tp  1 Đáp ứng xung của động cơ: kU n(p)= (Tp  1) p Biến đổi Laplace ngược ta được: n=kU(1-e-t/T) Khi t = T, n = kU(1-e-1)=0.63kU=0.63nmax Vậy trên đồ thị ta xác định điểm tại đó n=0.63nmax sau đó tìm được T Dựa vào đồ thị tìm được bằng thực nghiệm ta tìm được các thông số kU và T kU = 150 vòng/s T = 30ms=0.03s Vậy hàm truyền gần đúng: k 150 / 24 37.5 G   Tp  1 0.03 p  1 0.03 p  1 1.5 Phương pháp ổn định tốc độ động cơ dùng PID: 1.5.1 Thuật toán PID: de( ) G  K p  K i  e( )d  K d d Trong đó: - Kp: Hệ số khâu tỉ lệ (khâu khuếch đại)
Trang -8- - Ki: Hệ số tích phân - Kd: hệ số vi phân Luật điều khiển PID: Dựa vào bảng trên ta thấy rằng luật tỉ lệ (P) có đặc điểm tác động nhanh nhưng không triệt tiêu được sai lệch, đồng thời làm vọt lố của hệ thống tăng. Khâu tích phân cho phép triệt tiêu sai lệch nhưng tác động chậm. Khâu vi phân phản ứng với tốc độ biến thiên của sai lệch. Ta cần xác định các thông số Kp, Ki, Kd để được hệ thống có chất lượng mong muốn. Thuật toán của bộ điều khiển PID số: Khâu tỉ lệ P (Proportional): GP(z) = KP Khâu tích phân I (Integrate): kT k 1  e(t )dt   Te(nT ) với GI ( z )  K I T 1  z 1 n 0 0 Trong đó T là chu kì lấy mẫu vận tốc. Công thức tích phân gần đúng theo thuật toán xấp xỉ hình chữ nhật tới. Khâu vi phân D (Derivative):
Trang -9- z 1  K d (1  z 1 ) với thành phần vi phân xấp xỉ bởi: GD ( z )  K D Tz de(t ) e(nT )  e((n  1)T )  dt T Vậy ta được hàm truyền khâu PID rời rạc: U dk ( z ) 1  K d (1  z 1 ) G  K p  Ki 1 E ( z) 1 z Udk(z)(1-z-1) = E(z)(Kp(1-z-1) + Ki + Kd(1-z-1)2 Suy ra: uk – uk-1 = Kp(ek – ek-1) + Kiek + Kd(ek – 2ek-1 – ek-2) 1.5.2 Phương pháp hiệu chỉnh thông số bộ PID Ziegler-Nichols: Thông thường việc chọn các thông số P, I, D được xác định bằng thực nghiệm dựa vào đáp ứng xung của hệ thống. Ziegler – Nichols đưa ra phương pháp chọn tham số PID cho mô hình quán tính bậc nhất có trễ. Ở đây ta xấp xỉ hàm truyền của động cơ để dùng phương pháp này, tuy không hoàn toàn chính xác nhưng có thể cho đáp ứng tương đối tốt. Phương pháp này đỏi hỏi phải tính được giá trị giới hạn của của khâu tỉ lệ Kgh và chu kì giới hạn của hệ kín Tgh. Sau đó tìm các thông số khác theo bảng sau: Để tìm được Kgh và Tgh, ban đầu ta chỉnh Ki, Kd bằng 0 sau đó tăng từ từ Kp để hệ thống ở biên giới ổn định (dao động với biên độ và chu kì không đổi), tại đây ta xác định được Kgh và Tgh sau đó tính các thông số khác tùy theo bộ điều khiển như bảng trên. Ki = Kp/Ti Kd = KxTd Để thuận tiện trong quá trình điều chỉnh và quan sát đáp ứng của động cơ, trong đồ án này chúng tôi đã xây dựng chương trình viết bằng VB trên máy tính để giao tiếp với mạch điều khiển.
Trang - 10 - Chương 2 TỔNG QUAN VỀ PSoC IC CỦA HÃNG CYPRESS 2.1. Giới thiệu: Trong chương này sẽ giới thiệu chi tiết chip PSoC của hãng CYPRESS gồm các nội dung như sau:  Trình bày kiến trúc bên trong chip PSoC: Tổng quan về tài nguyên chip, chi tiết kiến trúc bên trong của một chip PSoC.  Giới thiệu phần mềm thết kế PSoC Designer dành cho chip PSoC của hãng CYPRESS, phương pháp lập trình phần cứng (Device Editor) và lập trình ứng dụng (Application Editor). Đồng thời giới thiệu tất cả các module (embedded cores) trong thư viện API mà hãng này hỗ trợ. 2.2. Giới thiệu IC khả trình PSoC của hãng CYPRESS 2.2.1 Khái niệm PSoC PSoC hay PSoC Mixed-Signal Arrays là từ viết tắt của Programmable system-on-chips. PSoC là chip mà có thể tích hợp cả vi điều khiển các thành phần tương tự và thành phần số xung quanh vi điều khiển nhúng vào một hệ thống. Một chip đơn PSoC có thể tích hợp lên đến 100 chức năng ngoại vi với 1 vi điều khiển, làm giảm thời gian thiết kế, không gian board, năng lượng tiêu hao và giảm 5% giá thành sản phẩm ít nhất 10$ cho mỗi hệ thống. 2.2.2 Tổng quan về tài nguyên chip PSoC PSoC khác với các vi điều khiển 8 bit thông thường là có các khối số và các khối tương tự có thể lập trình được cho phép thực hiện nhiều giao tiếp ngoại vi. Khối số gồm có nhiều khối khả trình nhỏ có thể được cấu hình cho các ứng dụng khác nhau. Khối tương tự được sử dụng cho các công cụ Analog như bộ lọc, bộ so sánh tín hiệu tương tự, các bộ khuyếch đại đảo, không đảo như AD, DA. Có một số họ PSoC khác nhau mà ta có thể lựa chọn xây dựng cho phù hợp với yêu cầu dự án. Điểm khác nhau giữa cá họ PSoC là số lượng các khối
Trang - 11 - khả trình cho phép nhúng vào chip và số chân I/O. Mỗi chip PSoC có từ 4-16 khối số và 3-12 khối tương tự khả trình phụ thuộc vào các họ khác nhau. Cần mức tích hợp cao hơn và ít thành phần hơn (lower BOM) Microcontroller Cần khả năng thích nghi và linh hoạt hơn PSoC Cần sự tích hợp Standard cao và linh hoạt ASIC Product hơn PSoC đáp ứng tất cả các yêu cầu trên Hình 2.1 Vị trí của PSoC Một số điểm nổi bật của PSoC là:  Khối MAC, bộ nhân 8x8 hardware 32 bit.  Điện áp hoạt động có thể thay đổi 3.3V hoặc 5V  Khả năng hoạt động với điện áp cung cấp thấp hơn yêu cầu 1V  Có thể lựa chọn tần số hoạt động cho chip
Trang - 12 - Hình 2.2 Tổng quan kiến trúc PSoC Những tài nguyên hỗ trợ người dùng xây dựng kiến trúc PSoC:  32 KBytes ROM (FLASH) cho việc lập trình với 50000 lần xóa ghi.  Hỗ trợ lên đến 2KByte SRAM, bộ nhớ động EEPROM  Bộ chuyển đổi AD với độ phân giải tối đa lên đến 14 bits  Bộ chuyển đổi DA với độ phân giải tối đa 9bits  Bộ khuếch đại điện áp khả trình  Bộ lọc và so sánh tín hiệu tương tự khả trình  Timer và Counter 8, 16 ,24hoặc 32 bits.  Chuỗi giả và bộ phát mã CRC.
Trang - 13 -  Hai bộ UART song công.  Bộ SPI nhiều thiết bị (SPI master và SPI slaver).  Truyền thông giữa tất cả các chân  Truyền thông giữa các khối.  Bảo vệ cho việc lập trình cho vùng nhớ riêng và bảo vệ tránh ghi chồng lên.  Mỗi chân PSoC có thể đặt ở các trạng thái Pull up, Pull down, High Z, Strong, hoặc Open  Khả năng tạo ngắt tại bất kì chân nào của PSoC  I2C Slaver và master hoặc nhiều master với tốc độ lên đến 400KHz  Tích hợp bộ giám sát mạch bên trong (Watchdog, Sleep)  Xây dựng các mức điện áp chính xác.  Lập trình trực tiếp trên hệ thống ISSP Với sự hỗ trợ đa dạng như vậy sự ra đời của PSoC được ví như là “biến giấc mơ thành sự thật” đối với các kĩ sư thiết kế. Trên cùng 1 chip PSoC ta có thể thiết lập những chức năng khác nhau rất linh hoạt cho mỗi dự án. Không có 1 vi điều khiển nào khác có điện áp khả trình, khuếch đại đảo và không đảo, bộ phát chuỗi serial giả và bộ phát mã CRC cũng như bộ mã hóa. MAC (Multiply- accumulate) cần thiết cho phần xử lí tín hiệu số, với sử cho phép xử lí đầy đủ các thuật toán xử lí tín hiệu số. Một điều đáng quan tâm là bộ nhân bằng phần cứng này là 32 bit chứ không phải 8 bit như vi điều khiển. Điện áp làm việc có thể thay đổi và đặc biệt loại trừ khả năng phải thiết kế lại mạch PCB vì chỉ cần cấu hình lại bên trong chip. Điện áp cung cấp có thể dao động ở mức 1V là một thuận lợi hết sức to lớn cho nguồn hoạt động hệ thống. Timer, Counter và PWM hoạt động linh hoạt hơn. 2.2.3 Cấu trúc chi tiết bên trong chip PSoC  Tổng quan về cấu trúc bên trong PSoC
Trang - 14 - Hình 2.3Kiến trúc PSoC IC PSoC xây dựng trên cơ sở kiến trúc vi xử lí 8 bit CISC với cấu trúc Harvard (cấu trúc mà bus dữ liệu, bus địa chỉ và tín hiệu điều khiển bộ nhớ chương trình, bộ nhớ dữ liệu độc lập nhau). Cấu trúc chung là các khối: CPU unit, Frequency generator, Reset controller, Watch Dog timer, Sleep timer, Input-Output pins, Digital programmable blocks, Analog programmable blocks, I2C controller, Voltage, MAC unit, SMP. Chúng ta tiến hành phân tích từng khối.  Đặc điểm CPU Hình 2.4 CPU
Trang - 15 - Chương trình được lưu trong bộ nhớ FLASH. CPU tìm kiếm theo chỉ dẫn từ bộ nhớ chương trình, giải mã và thi hành lệnh. Khối CPU chứa các thanh ghi PC, SP, A, X và F, khối ALU, khối giải mã, kết hợp với nhau trong quá trình xử lý lệnh. Các thanh ghi trong CPU:  Program counter (PC) là con trỏ PC, thanh ghi bộ đếm chương trình thực hiện chương trình tại vị trí giá trị con trỏ.  Stack pointer (SP) trỏ đến địa chỉ SRAM nơi data được ghi hoặc đọc trong trường hợp của PUSH và POP theo chỉ dẫn tương ứng. Khi hoạt động này xảy ra giá trị con trỏ SP tự động tăng hoặc giảm.  Accumulator register (A) là thanh chứa A.  Index register (X) có thể được xem như thanh ghi A và cũng được sử dụng trong trường hợp của địa chỉ chỉ số.  Flag register (F) là thanh ghi cờ chứa bit mô tả hoạt động trước đó . Thanh ghi cờ cũng đống vai trò chọn trang nhớ RAM khi PSoC có nhiều hơn 256 Byte RAM. Thanh ghi cờ chứa bit cờ Zero (Z) và cờ Carry (C).  Arithmetic logic unit (ALU) là 1 phần chuẩn của CPU được sử dụng trong các phép toán số học như phép cộng, trừ dịch trái phải,và các phép toán logic. Dữ liệu sau tính toán có thể được lưu trữ trong thanh ghi A, X hoặc RAM data.  Đặc điểm tần số hoạt động Bộ phát tần số là sự sống của CPU và các khối khả trình. Mỗi thành phần khả trình đòi hỏi một tốc độ hoạt động khác nhau. PSoC có 1 hệ thống phát ra các tấn số khác nhau.
Trang - 16 - Hình 2.5 Bộ tạo tần số.  SYSCLK là bộ tạo dao động nhip clock nội với tốc độ 24MHz, được sử dụng như là 1 nguồn clock chuẩn cho hầu hết cá tín hiệu. Từ đó có thể lựa chọn các tần số mong muốn như : SYSCLKx2(48MHz), 24V1=SYSCLK/N1 (N1=1-16), 24V2=SYSCLK/N1N2,....  CPU_CLK được sử dụng cho CPU. CPU_CLK có thể có một số của 8 tần số trong giới han từ 93.75MHz đến 24MHz.  CLK32K là tín hiệu chậm với tần số 32kHz. Tín hiệu SYSCLK có thể được yêu cầu sử dụng bộ dao động nội IMO (internal main oscillator), trong khi tín hiệu CLK32K có được thông qua ILO (internal local oscillator). PSoC cung cấp bộ dao động nội với độ chính xác 2.5% và có thể mở rộng bộ dao động thạch anh bên ngoài.  Reset: Có 3 chế độ Reset: POR, XRES và WDR  POR Trong quá trình làm việc nguồn cung cấp PSoC có thể thay đổi,rất nguy hiểm nếu điện áp vượt gới hạn cho phép vì PSoC có thể thực hiện những hoạt động ngoài dự đoán. Trong trường hợp nay PSoC cung cấp mode Reset POR (Power on Reset) chuyển PSoC vào trạng thái này cho đến khi điện áp ổn định ở giới hạn cho phép.
Trang - 17 -  XRES Là mode Reset bên ngoài bằng công tắc Switch như các vi điều khiển thông thường khác. Hình 2.6 Mạch Reset  WDR Watch dog reset (WDR) được sử dụng để mang hệ thống ra khỏi chế độ vòng lặp chết hoặc các hoạt động ngoài dự đoán.  Digital Inputs and Outputs IO số kết nối PSoC với bên ngoài qua 8 chân mỗi Port. Làm việc với port là làm việc với các thanh ghi PRT0DR (port 0), PRT1DR (port 1), PRT2DR, PRT3DR, PRT4DR và PRT5DR. Hình 2.7 Digital Inputs and Outputs  Drive Mode: Chọn cách mà thanh ghi PRTxDR được nối với chân PSoC. Có 8 phương thức thiết lập trạng thái của chân mà không cần các thiết bị hỗ trợ bên ngoài. Mode làm việc của chân được định nghĩa theo bảng bên dưới ứng với các bit của các thanh ghi DM2, DM1 và DM0. Có thể tác động trực tiếp vào các thanh ghi này hoặc trong Device Editor. DM2 DM1 DM0 Mode Data = 0 Data = 1 bit bit bit
Trang - 18 - DM2 DM1 DM0 Mode Data = 0 Data = 1 bit bit bit 0 0 0 Resistive Pull Down Resistive Strong 0 0 1 Strong Drive Strong Strong 0 1 0 High Impedance Hi-Z Hi-Z 0 1 1 Resistive Pull Up Strong Resistive Open Drain, Drives Strong 1 0 0 Hi-Z High (Slow) Strong Strong 1 0 1 Slow Strong Drive (Slow) (Slow) High Impedance 1 1 0 Hi-Z Hi-Z Analog Open Drain, Drives Strong 1 1 1 Hi-Z Low (Slow)  Mode Strong: được sử dụng khi nối trực tiếp trạng thái thanh ghi PRTxDR với chân PSoC. Phương thức này được sử dụng khi chân được sử dụng như đầu vào. Hình 2.8 Mode Strong  Mode Analog Hi-Z: được dùng khi pin là đầu vào tín hiệu analog như đầu vào ADC. Trong trường hợp này thanh ghi PRTxDR được cách ly với chân PSoC vì vậy không ảnh hưởng đến giá trị điện áp trên chân. Hình 2.9 Mode Analog High-Z
Trang - 19 -  Pull-up hoặc pull-down là mode điện trở kéo lên hay kéo xuống bên trong. Giữ trạng thái chân ở 1 mức nhất định khi không có tác dộng bên ngoài.  Mode Open drain được dùng khi mang 1 vài thiết bị trên 1 line, lúc này cần thêm điện trở treo bên ngoài. Cần cho việc chuyển trạng thái nhanh như trường hợp ngắt. Hình 2.10 Mode Open Drain  Tổng quan các liên kết của khối khả trình số. Hình 2.11 Tổng quan khối số  GIO và GIE là Global input chẵn (P1,P3,P5) và lẻ (P0,P2,P4,P6):  Input multiplexers của block lines Input multiplexer chọn 1 trong các global lines và nối đến các line tín hiệu phía trên các khối khả trình. Phần này sẽ được trình bày kĩ trong mục 3.3 (PSoC Designer).  Khối khả trình số: Mô tả chi tiết ở hình bên dưới. Khối khả trình số được chia làm 2 loại: Digital Basic block (DBB) và Digital communication block (DCB) : Digital Basic block như: 8,16,24,32 bit Timer. 8,16,24,32 bit Counter, 8,16 bit PWM. 8,16 dead band Generator. 8,16,24,32 bit
Trang - 20 - Pseudo random sources (PRS). Các bộ đệm và đảo số, bộ phát mã CRC. Các khối này có thể đặt vào bất kì khối số nào trong PSoC mà còn trống (DBB hoặc DCB). Digital communication block: chỉ có thể đặt vào các khối khả trình ở hai cột bên phải (DCB). Ví dụ: I2C master và Slaver, SPI Master và Slaver, UART, Hồng ngoại IrDA. Hình 2.12 Khối số  Frequency signal (CLK)  Lấy từ bộ phát tần số bên trong VC1, VC2, VC3, SYSCLKx2, CPU_32  Từ đầu ra khối khác (Counter, Timer, PWM)  Từ dây chung Broadcast line (BC)  Đầu vào (RI) hoặc đầu ra (RO) block lines Hình 2.13 Clock  Logic circuit sửa đổi tín hiệu ra: cho phép qua 1 của 2 tín hiệu, đảo tín hiệu và thực hiện các phép toán logic AND, OR, XOR,...