Giáo trình Kỹ thuật xung số (Nghề: Điện tử công nghiệp): Phần 2 - Trường CĐ Nghề Kỹ thuật Công nghệ

Chia sẻ: Ca Phe Sua | Ngày: | Loại File: PDF | Số trang:74

Thêm vào BST

Báo xấu

31
lượt xem 4
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

(NB) Giáo trình Kỹ thuật xung số cung cấp cho người học những kiến thức như: Khảo sát, xử lý dạng xung; Khảo sát mạch dao động tạo xung; Khảo sát các cổng logic cơ bản( Đại cương); Khảo sát mạch Flip-Flop và thanh ghi dịch; Khảo sát mạch đếm; Khảo sát mạch logic dãy; Khảo sát mạch biến đổi ADC-DAC.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình Kỹ thuật xung số (Nghề: Điện tử công nghiệp): Phần 2 - Trường CĐ Nghề Kỹ thuật Công nghệ

BÀI 5: KHẢO SÁT MẠCH ĐẾM Giới thiệu: Mạch đếm là một mạch dãy đơn giản được xây dựng từ các phần tử nhớ và các phẩn tử tổ hợp. Các mạch đếm là thành phần cơ bản của các hệ thống số chúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác. Trong máy tính, thanh ghi (tên thường gọi của mạch ghi dịch) là nơi lưu tạm dữ liệu để thực hiện các phép tính, các lệnh cơ bản như ghi dữ liệu, dịch thông tin .... Ngoài ra, mạch ghi dịch còn những ứng dụng khác như: tạo mạch đếm vòng, biến đổi dữ liệu nối tiếp ↔ song song, dùng thiết kế các mạch đèn trang trí, quảng cáo. . . .. Mục tiêu: - Trình bày được cấu tạo, nguyên lý hoạt động các mạch đếm và thanh ghi thông dụng. - Nêu được các ứng dụng của các mạch đếm và thanh ghi trong kỹ thuật. - Lắp ráp, sửa chữa, đo kiểm được các các mạch đếm và thanh ghi đúng yêu cầu kỹ thuật. - Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp. Nội dung: 1. Khái niệm Đếm là khả năng nhớ được số xung đầu vào; mạch điện thực hiện thao tác đếm gọi là bộ đếm. số xung đếm được biểu diễn dưới các dạng số nhị phân hoặc thập phân. đếm là một thao tác rất quan trọng, được sử dụng rất rộng rãi trong thực tế, từ các thiết bị đo chỉ thị số đến các máy tính điện tử số. bất kỳ hệ thống số hiện đại nào cũng có bộ đếm. * Phân loại. Có 3 cách phân loại. + Căn cứ vào tác động của xung đầu vào người ta chia làm 2 loại 87
- Bộ đếm đồng bộ: Bộ đếm đồng bộ có đặc điểm là xung clock đều được đưa đồng thời đến các FF. - Bộ đếm dị bộ: Bộ đếm dị bộ thì xung clock chỉ được đưa vào FF đầu tiên, còn các FF tiếp theo thì lấy tín hiệu tại đầu ra của FF phía trước thay cho xung clock. + Căn cứ vào hệ số đếm người ta phân chia thành các loại: - Bộ đếm nhị phân. - Bộ đếm thập phân. - Bộ đếm n phân. Nếu gọi n là số ký số trong mã nhị phân (tương ứng với số FF có trong bộ đếm) thì dung lượng của bộ đếm là n = 2n . đối với bộ đếm thập phân thì n = 10 là trường hợp đặc biệt của bộ đếm n phân. n là dung lượng của bộ đếm hoặc có thể nói là độ dài đếm của bộ đếm, hoặc hệ số đếm. + Căn cứ vào số đếm tăng hay giảm dưới tác dụng của xung đầu vào người ta chia ra làm 3 loại: - Bộ đếm thuận (up counter) - Bộ đếm nghịch (down cuonter) - Bộ đếm thuận nghịch.(up/down) 2. Mạch đếm tiến 2.1. Mạch đếm tiến không đồng bộ: a. Sơ đồ mạch: Hình:5.1: Sơ đồ mạck đếm lên không đồng bộ 88
b. Bảng trạng thái: Xung nhịp QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để pr = 1, clr = 0, muốn đặt để pr = 0, clr = 1. để bộ đếm làm việc ở chế độ đếm ta để pr = clr = 1. dựa vào nguyên lý hoạt động của trigơ jk ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá clr = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: qaqbqcqd = 0000. + Sau đó để Pr =Clr = 1. + Đặt lối vào đếm j = k = 1: mạch đếm bắt đầu hoạt động theo trạng thái của các lối vào đồng bộ j, k và xung nhịp như giản đồ hình 4.21. tất cả 4 trigơ đều có j = k = 1 nên khi có xung nhịp tác dụng các trigơ đều chuyển trạng thái. Trigơ A chuyển trạng thái với mọi xung nhịp tác dụng chuyển từ 1 về 0. 89
Trigơ B chuyển trạng thái khi QA chuyển từ 1 về 0. Trigơ C chuyển trạng thái khi QB chuyển từ 1 về 0. Trigơ D chuyển trạng thái khi QC chuyển từ 1 về 0. Nhìn giản đồ xung ta thấy mỗi trigơ chia tần số xung nhịp làm 2. có 4 trigơ sẽ chia tần số xung nhịp 2n  16 lần. nếu có n trigơ sẽ có bộ chia 2n lần. như vậy bộ đếm cũng là bộ chia tần. ta cũng có thể dùng trigơ d mắc thành bộ đếm nhị phân. muốn vậy ta phải mắc lối ra Q của trigơ d với lối vào d của nó. khi đó trạng thái lối ra của trigơ sẽ được xác định theo phương trình sau: Qn1  Dn  Qn Trường hợp này tương tự như đồi với trigơ jk khi các lối vào j=k=1, nghĩa là cứ sau mỗi lần có xung nhịp tác dụng trigơ lại chuyển trạng thái một lần. d. Giảm đồ thời bộ đếm Hình 5.2: Dạng sóng bộ đếm Hình 5.2 là dạng sóng bộ đếm cho ta thấy rõ đặc điểm xung Ck kích bằng sườn âm của các FF bộ đếm. 2.2. Mạch đếm tiến đồng bộ + Sơ đồ đếm nhị phân đồng bộ 4 bit Hình 5.3: Mạch đếm tiến đồng bộ 90
+ Bảng trạng thái: Bảng 5.1 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 0 0 0 1 1 2↓ 0 0 1 0 2 3↓ 0 0 1 1 3 4↓ 0 1 0 0 4 5↓ 0 1 0 1 5 6↓ 0 1 1 0 6 7↓ 0 1 1 1 7 8↓ 1 0 0 0 8 9↓ 1 0 0 1 9 10↓ 1 0 1 0 10 11↓ 1 0 1 1 11 12↓ 1 1 0 0 12 13↓ 1 1 0 1 13 14↓ 1 1 1 0 14 15↓ 1 1 1 1 15 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ trên ta thấy: tuy xung nhịp tác động đồng thời vào các trigơ nhưng chỉ trigơ nào có J=K=1 thì nó mới chuyển trạng thái. từ sơ đồ hình 3.6 ta có được các điều kiện chuyển trạng thái các của trigơ trong bộ đếm như sau: Trigơ A chuyển trạng thái với mọi xung Ck. Trigơ B chuyển khi Qa = 1. Trigơ C chuyển khi Qa = Qb = 1 91
Trigơ D chuyển khi Qa = Qb = Qc =1 Như vậy các trigơ sau chỉ chuyển trạng thái khi tất cả lối ra Q của các trigơ ở trước nó đồng thời bằng 1. qúa trình đếm của sơ đồ có thể mô tả như sau: Khi tác dụng xung xoá clr thì Qd Qc Qb Qa = 0000. Khi có xung nhịp đầu tiên tác dụng chỉ trigơ A chuyển trạng thái từ 0 lên 1, các trigơ B, C, D không chuyển trạng thái vì J=K=0, trạng thái lối ra của bộ đếm sau khi kết thúc xung nhịp thứ nhất là: 0001. Khi có xung nhịp thứ hai tác dụng: J, K của trigơ B là 1 nên B và A đều chuyển trạng thái, Qa từ 1 về 0, Qb từ 0 lên 1; trigơ D và C vẫn chưa chuyển trạng thái, trạng thái ở lối ra của bộ đếm sau khi kết thúc xung nhịp thứ hai là: 0010. Quá trình hoạt động của bộ đếm nhị phân đồng bộ cũng diễn ra tiếp tục như bộ đếm nhị phân không đồng bộ, nó có giản đồ xung và bảng chân lý như bộ đếm nhị phân không đồng bộ đã nêu ở trên. 3. Mạch đếm lùi 3.1. Mạch đếm lùi không đồng bộ: a. Sơ đồ mạch: Hình 5.4: Mạch đếm xuống không đồng bộ b. Bảng trạng thái: 92
Bảng 5.2 Xung nhịp QD QC QB QA 0 0 0 0 0 1 1 1 1 1 2 1 1 1 0 3 1 1 0 1 4 1 1 0 0 5 1 0 1 1 6 1 0 1 0 7 1 0 0 1 8 1 0 0 0 9 0 1 1 1 10 0 1 1 0 11 0 1 0 1 12 0 1 0 0 13 0 0 1 1 14 0 0 1 0 15 0 0 0 1 16 0 0 0 0 c. Nguyên lý: Như ký hiệu trên sơ đồ, muốn xoá ta để PR = 1, CLR = 0, muốn đặt để PR = 0, CLR = 1. để bộ đếm làm việc ở chế độ đếm ta để PR = CLR = 1. dựa vào nguyên lý hoạt động của trigơ JK ta giải thích hoạt động của bộ đếm này. + Đầu tiên xoá mạch đếm bằng xung xoá CLR = 0. lúc đó trạng thái lối ra của cả 4 trigơ đều chuyển về 0: QAQBQCQD = 0000. Nhưng khi có xung Ck đầu tiên thì tất cả các trạng tái ngõ ra của 4 trigơ đều chuyển lên mức 1 QAQBQCQD = 1111 Ở bộ đếm lùi ta thấy lối ra Q của trigơ trước được nối vào Ck của trigơ sau nên trigơ sau sẽ chuyển trạng thái khi trigơ đứng trước nó chuyển từ 0 lên 1. Trigơ A thay đổi trạng thái với mọi xung nhịp tác động 93
Trigơ B thay đổi trạng thái khi Qa chuyển từ 0 lên 1. Trigơ C thay đổi trạng thái khi Qb chuyển từ 0 lên 1. Trigơ D thay đổi trạng thái khi Qc chuyển từ 0 lên 1. d. Dạng sóng: Hình 5.5: Dạng sóng của bộ đếm xuống không đồng bộ 3.2. Mạch đếm lùi đồng bộ + Sơ đồ mạch: Hình 5.6: Mạch đếm lùi đồng bộ + Bảng trạng thái: Bảng 5.3 CK QD QC QB QA Số đếm Xóa 0 0 0 0 0 1↓ 1 1 1 1 15 2↓ 1 1 1 0 14 94
3↓ 1 1 0 1 13 4↓ 1 1 0 0 12 5↓ 1 0 1 1 11 6↓ 1 0 1 0 10 7↓ 1 0 0 1 9 8↓ 1 0 0 0 8 9↓ 0 1 1 1 7 10↓ 0 1 1 0 6 11↓ 0 1 0 1 5 12↓ 0 1 0 0 4 13↓ 0 0 1 1 3 14↓ 0 0 1 0 2 15↓ 0 0 0 1 1 16↓ 0 0 0 0 0 + Nguyên lý: Từ sơ đồ mạch đếm lùi ta thấy tín hiệu ra vẫn lấy ở đầu ra Q, còn các đầu điều khiển J, K lại được lấy từ đầu ra Q . Vì vậy khi bắt đầu xuất hiện xung Ck đầu tiê thì các đầu ra QA, QB, QC, QD = 1111. Ở các xung tiếp theo. - FF A đổi trạng thái sau từng xung CK, vậy: TA= JA = KA = 1 - FF B đổi trạng thái nếu trước đó QA = 0, vậy: TB = JB = KB = QA - FF C đổi trạng thái nếu trước đó QA=QB=0, vậy: TC = JC = KC = Q A Q B - FF D đổi trạng thái nếu trước đó QA = QB = QC= 0, vậy:TD = JD = KD = Q A Q B Q C = TC. Q C . c. Mạch đếm tiến lùi đồng bộ: 95
Hình 5.7: Bộ đếm thuận nghịch đồng bộ Bộ đếm thuận nghịch nhị phân đồng bọ có đầu vào điều khiển . Tín hiệu điều khiển đếm thuận hoặc đếm nghịch thông qua các cổng điều khiển để thực hiện sự điều khiển của bộ đếm thành bộ đếm thuận hay nghịch. Đếm tiến: khi cho lối vào điều khiển tiến lùi U/D = “1” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.6, ta có mạch đếm tiến. Đếm lùi: khi cho lối vào điều khiển tiến lùi U/D = “0” lối ra Q của trigơ trước nối với Ck của trigơ tiếp theo, sơ đồ tương đương như hình 3.7, ta có mạch đếm lùi. ta có thể thay phần mạch gồm các phần tử AND, OR bằng các phần tử NAND. 3.3. GIỚI THIỆU IC: + IC đếm BCD 74LS90 IC đếm nhị phân 4 bít 74LS92 96
+ IC đếm tiiens lùi nhị phân 4 bít 74LS192, 74Ls193 + IC ghi dịch 8 bít 74LS164 97
BÀI TẬP: 1. Bộ đếm ở hình 3.19 bắt đầu ở trạng thái 0000, sau đó xung nhịp được đưa vào. Sau một thời gian, xung nhịp bị ngắt và FF bộ đếm hiển thị 0011. Có bao nhiêu xung nhịp đã xảy ra? 2. Xác định modul của bộ đếm trong hình 3.20 và tần số tại đầu ra QD khi tần số xung nhịp là 1Hz. 98
3. Xây dựng bộ đếm modul 60 không đồng dùng FF JK. 4 Cho giản đồ thời gian của một bộ đếm, vẽ sơ đồ của bộ đếm đó và giải thích hoạt động. CLK QA QB QC QD 5. Hãy thiết kế bộ không đồng bộ N = 5 6. Hãy thiết kế bộ đếm đồng bộ N = 13. 7. Hãy thiết kế bộ đếm đồng bộ và không đồng bọ N = 23 8. Vẽ sơ đồ bộ ghi dịch nối tiếp 4 bit vừa dịch phải vừa dịch trái. 9. Nội dung thanh ghi nối tiếp dịch phải abcd = 0101, với d là cột có trọng số nhỏ nhất. dãy dữ liệu vào là 10011 (bit cuối cùng là bit có trọng số nhỏ nhất), được nạp tuần tự vào thanh ghi. hãy vẽ đồ thị thời gian của bốn đầu ra của các ff a, b, c, d sau 5 xung nhịp. 99
BÀI 6: KHẢO SÁT MẠCH LOGIC DÃY(MSI) Giới thiệu: Bước tiếp theo trong sự phát triển của các mạch tích hợp, được thực hiện vào cuối những năm 1960, giới thiệu các thiết bị có chứa hàng trăm bán dẫn trên mỗi chip, được gọi là "medium-scale integration" (MSI). Trong chương này chúng ta đề cập đến các mạch logic tổ hợp, tức là các mạch mà tín hiệu ở đầu ra chỉ phụ thuộc vào tín hiệu ở đầu vào của mạch tại thời điểm đang xét. Hoạt động của mạch tổ hợp được mô tả bằng các bảng trạng thái hoặc bằng các hàm chuyển mạch logic đặc trưng cho quan hệ giữa các đại lượng vào và ra của hệ thống Trong chương 4 đề cập đến các mạch điện cụ thể thực hiện các chức năng khác nhau của hệ thống số. Các mạch điện này được thiết kế dựa trên các cổng logic tổ hợp. Các cổng logic này được tích hợp trong một IC cỡ vừa (MSI) Mục tiêu: - Trình bày được cấu trúc, nguyên lý của hệ thống mã hóa và giải mã. - Trình bày được các phép toán logic, tạo kiểm và các loại IC thông dụng. - Nêu được các ứng dụng của các mạch giải mã, mã hóa, ghép kênh và tách kênh trong kỹ thuật - Lắp ráp, sửa chữa, đo kiểm được các các mạch giải mã, mã hóa, ghép kênh và tách kênh đúng yêu cầu kỹ thuật - Rèn luyện tính tư duy, sáng tạo và chủ động trong quá trình thực hành Nội dung 1. Mạch mã hoá: * Khái niệm: Mạch mã hóa (ENCODER) là mạch có nhiệm vụ biến đổi những ký hiệu quen thuộc với con người sang những ký hiệu không quen thuộc với con người 1.1. Sơ đồ khối tổng quát Sơ đồ khối tổng quát của một mạch mã hóa như Hình 4.1 100
Hình 6.1: Sơ đồ khối tổng quát của một mạch mã hóa Bảng trạng thái: Bảng 6.1 I0I1…I2n-1 On-1…O1O0 1 0… 0 0………0 0 0 1… 0 0………0 1 ………… ……………… 0 0….1 1………1 1 Khi một ngõ vào được chọn ngõ ra có một tổ hợp nhị phân tương ứng. Với ngõ vào đầu tiên là 1 0…0 và ngõ vào cuối cùng là 00…1. Ngõ vào được chọn có mức logic 1 ta nói ngõ vào tác động ở mức cao và ngõ vào được chọn có mức logic 0 ta nói ngõ vào tác động ở mức thấp. 1.2. Mạch mã hóa ưu tiên Trong hai mạch mã hóa đã xét ở trên, tín hiệu đầu vào tồn tại độc lập tức là không có tình huống có 2 tín hiệu trở lên đồng thời tác động ở mức logic 1 ( nếu ta chọn mức tích cực ở ngõ vào là mức 1), do đó cần phải đặt ra vấn đề ưu tiên. Hình 6.2: Sơ đồ khối mã hoá ưu tiên 4 sang 2 101
Vấn đề ưu tiên: Khi có nhiều tín hiệu đồng thời tác động, tức là nếu ngõ vào có mức độ ưu tiên cao hơn ở thời điểm đang xét sẽ tác động, tức là nếu ngõ vào có độ ưu tiên cao hơn bằng 1 trong khi những ngõ vào có độ ưu tiên thấp hơn nếu bằng 1 thì mạch sẽ tạo ra từ mã nhị phân ứng với ngõ vào có mức độ ưu tiên cao nhất. Xét mạch mã hóa ưu tiên 4 → 2 ( 4 ngõ vào, 2 ngõ ra) Bảng trạng thái mô tả hoạt động của mạch Bảng 6.2 Phương trình tối giản Sơ đồ logic: Hình 6.3 Sơ đồ mạch mã hóa ưu tiên từ 4 sang 2 2. MẠCH GIẢI MÃ: Mạch giải mã (DECODER) là mạch làm nhiệm vụ biến đổi những ký hiệu không quen thuộc với con người sang những ký hiệu quen thuộc với con nguời 2.1. Sơ đồ tổng quát Mạch giải mã có nhiệm vụ chuyển đổi từ một mã nhị phân ngõ vào khi chúng tác 102
động đồng thời đến các ngõ vào thành một tín hiệu logic duy nhất ở một ngõ ra nào đó tương ứng với một mã nhị phân đã tác động. Như vậy với n ngõ vào có thể nhận giá trị 0 hoặc 1 sẽ có 2n tổ hợp ngõ ra.  Ngõ ra tác động mức thấp mang giá trị 0  Ngõ ra tác động mức cao mang giá trị 1 Sơ đồ khối tổng quát của bộ giải mã, hình 6.4 : Hình 6.4: Sơ đồ khối tổng quát của bộ giải mã 2.2. Mạch giải 2 sang 4: Xét mạch giải mã nhị phân 2 → 4 (2 ngõ vào, 4 ngõ ra) như trên hình 7.9 Chọn mức tích cực ở ngõ ra là mức logic 1. Hình 6.5: Sơ đồ mạch giải mã 2 sang 4 Bảng trạng thái mô tả hoạt động của mạch: 103
Bảng 6.6: Mô tả hoạt động của mạch giải mã 2 sang 4 Phương trình logic tối giản Sơ đồ logic: Hình 6.7: Sơ đồ logic mạch giải mã từ 2 sang 4 Biểu diễn bằng cổng logic dùng diode: Hình 6.8: Mạch giải mã từ 2 sang 4 dùng diode 104
Trường hợp chọn mức tích cực ở ngõ ra là mức 0 (mức logic thấp L): Bảng trạng thái của mạch: Bảng 6.4 Phương trình logic: Sơ đồ logic: Hình 6.8: Sơ đồ logic 105
2.3. Giải mã 3 sang 8 Dùng 2 mạch giải mã 2 đường sang 4 đường để thực hiện mạch giải mã 3 đường sang 8 đường (6.13) Bảng 6.5 Quan sát bảng sự thật ta thấy: Trong các tổ hợp số 3 bit có 2 nhóm trong đó các bit thấp A1A0 hoàn toàn giống nhau, một nhóm có bit A2 = 0 và nhóm kia có A2 = 1. Như vậy ta có thể dùng ngã vào G cho bit A2 và mắc mạch như sau. Khi A2=G=0, IC1 giải mã cho 1 trong 4 ngã ra thấp và khi A2=G=1, IC2 giải mã cho 1 trong 4 ngã ra cao Trên thị trường hiện có các loại IC giải mã như: - 74139 là IC chứa 2 mạch giải mã 2 đường sang 4 đường, có ngã vào tác động cao, các ngã ra tác động thấp, ngã vào cho phép tác động thấp. - 74138 là IC giải mã 3 đường sang 8 đường có ngã vào tác động cao,các ngã ra tác động thấp, hai ngã vào cho phép G2A và G2B tác động thấp, G1 tác động cao. - 74154 là IC giải mã 4 đường sang 16 đường có ngã vào tác động cao, các ngã ra tác động thấp, 2 ngã vào cho phép E1 và E2 tác động thấp 106