zunia.vn

Tuyển sinh 2024 dành cho Gen-Z

zunia.vn

» Kỹ Thuật - Công Nghệ

» Điện - Điện tử

Giáo trình phân tích khả năng ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều p4

Chia sẻ: Asda Ytyity | Ngày: | Loại File: PDF | Số trang:5

Báo xấu

71
lượt xem 5
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'giáo trình phân tích khả năng ứng dụng cấu tạo mosfet với tín hiệu xoay chiều p4', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Giáo trình phân tích khả năng ứng dụng cấu tạo Mosfet với tín hiệu xoay chiều p4

Giáo trình Linh Kiện Điện Tử . * Mạch tương đương của FET với tín hiệu nhỏ: Người ta có thể coi FET như một tứ cực có dòng điện và điện thế ngõ vào là vgs và ig. Dòng điện và điện thế ngõ ra là vds và id id ig vds vgs Hình 39 Do dòng ig rất nhỏ nên FET có tổng trở ngõ vào là: v gs rπ = rất lớn ig Dòng thoát id là một hàm số theo vgs và vds. Với tín hiệu nhỏ (dòng điện và điện thế chỉ biến thiên quanh điểm điều hành), ta sẽ có: ∂iD v gs ∂iD vDS iD = + ∂vGS Q ∂vDS Q Người ta đặt: ∂i D ∂i 1 gm = =D và ∂v GS ro ∂v DS Q Q 1 1 i d = g m v gs + (coù theå ñaët = go ) Ta có: v ds ro ro vgs = rπ.ig Các phương trình này được diễn tả bằng giản đồ sau đây gọi là mạch tương đương id xoay chiều của FET. G D gmvgs r0 rπ vgs vds S Hình 40 Riêng đối với E-MOSFET, do tổng trở vào rπ rất lớn, nên trong mạch tương đương người ta có thể bỏ rπ Trang 116 Biên soạn: Trương Văn Tám
.Giáo trình Linh Kiện Điện Tử id G D gmvgs r0 vgs vds S Hình 41 IX. ĐIỆN DẪN TRUYỀN (TRANSCONDUCTANCE) CỦA JFET VÀ DEMOSFET. Cũng tương tự như ở BJT, một cách tổng quát người ta định nghĩa điện dẫn truyền i d (t) của FET là tỉ số: g m = v gs ( t ) Điện dẫn truyền có thể được suy ra từ đặc tuyến truyền, đó chính là độ dốc của tiếp tuyến với đặc tuyến truyền tại điểm điều hành Q ID(mA) Độ dốc tại điểm ID = IDSS là gmo IDSS Độ dốc tại điểm Q là: i ∆I D dI = d(t ) gm = D = dVGS ∆VGS v gs ( t ) 2 ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Q ∆ ID VGS (volt) VGS(off) ∆VGS Hình 42 Về mặt toán học, từ phương trình truyền: 2 ⎡ VGS ⎤ I D = I DSS ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Trang 117 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử . 2 ⎡ VGS ⎤ dI D Ta suy ra: g m = = I DSS ⎢1 − ⎥ dVGS ⎢ VGS( off ) ⎥ ⎣ ⎦ ⎡ VGS ⎤ 2I DSS gm = − = ⎢1 − ⎥ VGS( off ) ⎢ VGS( off ) ⎥ ⎣ ⎦ Trị số của gm khi VGS = 0volt (tức khi ID=IDSS) được gọi là gmo. 2I g mo = − DSS Vậy: VGS( off ) ⎡ VGS ⎤ Từ đó ta thấy: g m = g mo ⎢1 − ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ Trong đó: gm: là điện dẫn truyền của JFET hay DE-MOSFET với tín hiệu nhỏ gmo: là gm khi VGS= 0V VGS: Điện thế phân cực cổng - nguồn VGS(off): Điện thế phân cực cổng - nguồn làm JFET hay DE-MOSFET ngưng. 2 ⎡ VGS ⎤ ⎡ VGS ⎤ ID = ⎢1 − Ngoài ra từ công thức: I D = I DSS ⎢1 − ⎥ Ta suy ra: ⎥ I DSS ⎢ VGS( off ) ⎥ ⎢ VGS( off ) ⎥ ⎣ ⎦ ⎣ ⎦ ID g m = g mo Vậy: I DSS Phương trình trên cho ta thấy sự liên hệ giữa điện dẫn truyền gm với dòng điện thoát ID tại điểm điều hành Q. gmo được xác định từ các thông số IDSS và VGS(off) do nhà sản xuất cung cấp. X. ĐIỆN DẪN TRUYỀN CỦA E-MOSFET. Do công thức tính dòng điện thoát ID theo VGS của E-MOSFET khác với JFET và DE-MOSFET nên điện dẫn truyền của nó cũng khác. Từ công thức truyền của E-MOSFET [ ] 2 I D = K VGS − VGS( th ) [[ ]] dI D d 2 Ta có: g m = = K VGS − VGS( th ) dVGS dVGS [ ] g m = 2K VGS − VGS( th ) ID Ngoài ra: VGS = + VGS( th ) K Thay vào trên ta được: g m = 2 KI D Trong đó: gm: là điện dẫn truyền của E-MOSFET cho tín hiệu nhỏ K: là hằng số với đơn vị Amp/volt2 ID: Dòng diện phân cực cực thoát D Trang 118 Biên soạn: Trương Văn Tám
.Giáo trình Linh Kiện Điện Tử Ta thấy gm tùy thuộc vào dòng điện thoát ID, nếu gọi gm1 là điện dẫn truyền của E- MOSFET ứng với dòng thoát ID1 và gm2 là điện dẫn truyền của E-MOSFET ứng với dòng thoát ID2 I D2 g m1 = 2 KI D1 và g m 2 = 2 KI D 2 nên: g m 2 = g m1 Ta có: I D1 ID(mA) IDmax [ ] 2 I D = K VGS − VGS( th ) Q ID1 Độ dốc tại Q là gm1 0 VGS(th) VGS (volt) Hình 43 XI. TỔNG TRỞ VÀO VÀ TỔNG TRỞ RA CỦA FET. - Giống như ở BJT, người ta cũng dùng hiệu ứng Early để định nghĩa tổng trở ra của FET (ở vùng bảo hòa, khi VDS tăng, dòng điện ID cũng hơi tăng và chùm đặc tuyến ra cũng hội tụ tại một điểm gọi là điện thế Early). Nếu gọi VA là điện thế Early ta có: V − ro = A ro : Toång trôû ra cuûa FET ID − ro như vậy thAy đổi theo dòng thoát ID và có trị số khoảng vài MΩ đến hơn 10MΩ ID(mA) VGS VDS(volt) 0 Early voltage Hình 44 - Do JFET thường được dùng theo kiểu hiếm (phân cực nghịch nối cổng - nguồn) nên tổng trở vào lớn (hàng trăm MΩ). Riêng E-MOSFET và DE-MOSFET do cực cổng cách điện hẳn khỏi cực nguồn nên tổng trở vào rất lớn (hàng trăm MΩ). Kết quả là người ta có thể xem gần đúng tổng trở vào của FET là vô hạn. Với FET : rπ ≈ ∞ Ω Trang 119 Biên soạn: Trương Văn Tám
Giáo trình Linh Kiện Điện Tử . Trong các mạch sử dụng với tín hiệu nhỏ người ta có thể dùng mạch tương đương cho FET như hình (a) hoặc hình (b). Nếu tải không lớn lắm, trong mạch tương đương người ta có thể bỏ cả ro id id G D G D gmvgs r0 gmvgs r0 rπ vgs vds vgs vds S S Hình 45 (a) Hình 45 (b) id G D gmvgs vgs vds Hình 45 S Hình 45 (c) XII. CMOS TUYẾN TÍNH (LINEAR CMOS). Nếu ta có một E-MOSFET kênh P và một E-MOSFET kênh N mắc như hình sau đây ta được một linh kiện tổ hợp và được gọi là CMOS (Complementary MOSFET). Q1 E-MOSFET kênh P Q1 S1 Q2 E-MOSFET kênh N G1 D1 Q2 D2 vi(t) v0(t) G2 S2 Hình 46 Thật ra nó được cấu trúc như sau: Trang 120 Biên soạn: Trương Văn Tám

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí

65 tài liệu

2430 lượt tải

THÔNG TIN

TRỢ GIÚP

HỖ TRỢ KHÁCH HÀNG

Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.