intTypePromotion=1

Kiến trúc máy tính-Phần 2: Mạch tổ hợp

Chia sẻ: Phan Thi Ngoc Giau | Ngày: | Loại File: PDF | Số trang:0

0
186
lượt xem
33
download

Kiến trúc máy tính-Phần 2: Mạch tổ hợp

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo tài liệu 'kiến trúc máy tính-phần 2: mạch tổ hợp', công nghệ thông tin, cơ sở dữ liệu phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:
Lưu

Nội dung Text: Kiến trúc máy tính-Phần 2: Mạch tổ hợp

  1. 2. Mạch Tổ Hợp 2.1. Đại Cương 2.2. Mạch Cộng 2.3. Mạch Giải Mã 2.4. Mạch Dồn NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 1
  2. 2.1. Đại Cương Mạch tổ hợp gồm một số các cổng luận lý kết nối với nhau qua một tập các ngõ vào và ra. Tại một thời điểm, trị nhị phân ở ngõ ra là hàm của tổ hợp nhị phân các ngõ vào. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 2
  3. 2.1. Đại Cương (tt) Lược đồ khối mạch tổ hợp n ngõ vào, m ngõ ra như ở hình dưới. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 3
  4. 2.1. Đại Cương (tt) Mạch tổ hợp được dùng trong các máy tính số để tạo ra các quyết định điều khiển nhị phân và cung cấp các thành phần số để xử lý dữ liệu. Mạch tổ hợp có thể được xác định qua bảng chân trị với n biến nhập và m biến xuất. Mạch tổ hợp cũng có thể xác định qua m hàm Bun. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 4
  5. 2.1. Đại Cương (tt) Thiết kế mạch tổ hợp bắt đầu từ việc xác định bài toán qua bảng chân trị và kết thúc là lược đồ mạch luận lý. Qui trình gồm các bước sau: Lập bảng chân trị xác định mối quan hệ 1. giữa nhập và xuất. Xác định hàm Bun đã đơn giản cho mỗi 2. ngõ ra. Vẽ lược đồ luận lý. 3. Sau đây là 2 ví dụ minh hoạ. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 5
  6. 2.2. Mạch Cộng Mạch số học cơ bản nhất là mạch cộng hai ký số nhị phân và được gọi là mạch nửa cộng. Đặt x và y là hai biến nhập, S (tổng) và C (nhớ) là hai biến xuất. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 6
  7. 2.2. Mạch Cộng (tt) Bảng chân trị mạch nửa cộng như ở hình dưới. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 7
  8. 2.2. Mạch Cộng(tt) Hàm Bun của hai ngõ xuất có thể xác định từ bảng chân trị: S = x’y + xy’ = x ⊕ y C = xy NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 8
  9. 2.2. Mạch Cộng (tt) Lược đồ luận lý như ở hình (b) NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 9
  10. 2.2. Mạch Cộng (tt) Nhập Xuất Mạch toàn cộng là x y z S C mạch tổ hợp thực 0 0 0 0 0 hiện phép cộng số học ba bit. 0 0 1 1 0 Bảng chân trị mạch 0 1 0 1 0 toàn cộng như ở bảng 0 1 1 0 1 bên. 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 10
  11. 2.2. Mạch Cộng (tt) Bản đồ ở hình sau dùng để tìm biểu thức đại số cho hai biến xuất. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 11
  12. 2.2. Mạch Cộng (tt) Lược đồ luận lý mạch toàn cộng như ở hình sau (gồm hai mạch nửa cộng và một cổng OR). NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 12
  13. 2.2. Mạch Cộng (tt) Mạch toàn cộng thường được biểu diễn theo dạng lược đồ khối như ở hình (b) NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 13
  14. 2.3. Mạch Giải Mã Là mạch tổ hợp có n ngõ nhập và (tối đa) 2n ngõ xuất. Mạch giải mã có n nhập m xuất còn gọi là mạch giải mã n x m hoặc n - m, với m ≤ 2n. Khi các ngõ vào tạo thành số nhị phân trị k thì ngõ ra thứ k = 1. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 14
  15. 2.3. Mạch Giải Mã (tt) Lược đồ luận lý hình bên là mạch giải mã 3-8. Một ứng dụng của mạch này là đổi nhị phân sang bát phân. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 15
  16. 2.3. Mạch Giải Mã (tt) Mạch giải mã thương mại có một hoặc nhiều ngõ cho nhập để điều khiển hoạt động của mạch. Mạch giải mã hình bên có một ngõ cho nhập E. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 16
  17. 2.3. Mạch Giải Mã (tt) Mạch hoạt động khi E=1 và không hoạt động khi E=0. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 17
  18. 2.3. Mạch Giải Mã (tt) Hoạt động mạch giải mã có thể xác định rõ trong bảng chân trị sau. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 18
  19. 2.3. Mạch Giải Mã (tt) Cho nhập Nhập Xuất E A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 00 0 0 0 0 0 0 0 xxx 00 0 0 1 0 0 0 1 000 00 0 1 0 0 0 0 1 001 0 0 0 0 0 00 1 1 010 0 0 0 0 0 01 0 1 011 0 0 0 0 0 10 0 1 100 0 0 1 00 0 0 0 1 101 0 1 0 00 0 0 0 1 110 1 0 0 00 0 0 0 1 111 NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 19
  20. 2.3. Mạch Giải Mã (tt) Một số mạch giải mã tạo từ cổng NAND thay vì AND. Mạch giải mã cổng NAND tạo ngõ xuất theo dạng đảo. NMT - KTMT - V3.1 - Ch2 - Ns41 - 8/1/03 20
ADSENSE
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
2=>2