intTypePromotion=3

Luận văn Thạc sĩ: Mô hình cấu trúc thô cho các ứng dụng xử lý đa phương tiện

Chia sẻ: Nguyễn Văn H | Ngày: | Loại File: PDF | Số trang:48

0
8
lượt xem
2
download

Luận văn Thạc sĩ: Mô hình cấu trúc thô cho các ứng dụng xử lý đa phương tiện

Mô tả tài liệu
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Nội dung luận văn được tổ chức thành các phần sau: Chương 1: Lý thuyết tổng quan: giới thiệu chung về CGRA, đưa ra phương án tiếp cận thiết kế hệ thống CGRA ứng dụng xử lý đa phương tiện. Chương 2: Thiết kế chi tiết của MUSRA: Trình bày thiết kết chi tiết của cấu trúc phần cứng có thể tái cấu hình MUSRA (bao gồm các khối chức năng, giao diện ghép nối, mô tả chức năng hoạt động,...). Chương 3: Kết quả mô phỏng và thử nghiệm: Trình bày phương án mô phỏng và đánh giá MUSRA trên phần mềm ModelSIM.

Chủ đề:
Lưu

Nội dung Text: Luận văn Thạc sĩ: Mô hình cấu trúc thô cho các ứng dụng xử lý đa phương tiện

MỤC LỤC<br /> MỤC LỤC ............................................................................................................ 1<br /> DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT ....................................... 3<br /> DANH MỤC CÁC BẢNG .................................................................................. 4<br /> DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ ............................................................ 5<br /> TÓM TẮT LUẬN VĂN ...................................................................................... 6<br /> MỞ ĐẦU .............................................................................................................. 7<br /> Lý do lựa chọn đề tài .................................................................................................7<br /> Mục tiêu đề tài ...........................................................................................................9<br /> Phƣơng pháp nghiên cứu ..........................................................................................9<br /> Kết cấu luận văn ........................................................................................................9<br /> <br /> CHƢƠNG 1 : LÝ THUYẾT TỔNG QUAN ................................................. 11<br /> 1.1 Giới thiệu chung ................................................................................................11<br /> 1.2 Cấu trúc CGRA .................................................................................................11<br /> 1.3 Vấn đề cần giải quyết ........................................................................................14<br /> <br /> CHƢƠNG 2 : THIẾT KẾ CHI TIẾT CỦA MUSRA .................................. 16<br /> 2.1 Đặc tả kỹ thuật ...................................................................................................16<br /> 2.2 Cấu trúc mảng phần cứng có thể tái cấu hình ................................................21<br /> 2.2.1 Cấu trúc tổng thể của MUSRA.....................................................................21<br /> 2.2.2 Mảng RCA....................................................................................................22<br /> <br /> CHƢƠNG 3 : KẾT QUẢ MÔ PHỎNG VÀ THỬ NGHIỆM ..................... 39<br /> 3.1 Mô hình mô phỏng của MUSRA ......................................................................39<br /> 3.2 Kịch bản kiểm chứng ........................................................................................40<br /> 3.2.1 Phép tổng sai phân (chênh lệch) tuyệt đối (SAD) ........................................40<br /> 3.2.2 Tổng chuyển động (Moving Sum) ...............................................................40<br /> 3.2.3 Nhân vô hƣớng hai vector ............................................................................41<br /> 3.2.4 Tích chập ......................................................................................................42<br /> 3.3 Kết quả thực nghiệm và đánh giá ....................................................................43<br /> 3.3.1 Kết quả tổng hợp phần cứng.........................................................................43<br /> 3.3.2 Kết quả mô phỏng ........................................................................................44<br /> 1<br /> <br /> KẾT LUẬN ........................................................................................................ 47<br /> TÀI LIỆU THAM KHẢO ................................................................................ 48<br /> <br /> 2<br /> <br /> DANH MỤC CÁC KÝ HIỆU VÀ CHỮ VIẾT TẮT<br /> Thuật ngữ<br /> TT<br /> <br /> viết tắt<br /> <br /> Thuật ngữ viết đầy đủ<br /> <br /> Ý nghĩa<br /> <br /> Application-Specific Integrated<br /> <br /> Mạch tích hợp chuyên<br /> <br /> 1. ASIC<br /> <br /> Circuit<br /> <br /> dụng<br /> <br /> 2. CGRA<br /> <br /> Coarse Grain Reconfigurable<br /> Architectures<br /> <br /> Cấu trúc tái cấu hình lõi<br /> thô<br /> <br /> 3. CPU<br /> <br /> Central Processing Unit<br /> <br /> Đơn vị xử lý trung tâm<br /> <br /> 4. DMA<br /> <br /> Direct Memory Access<br /> <br /> Truy cập bộ nhớ trực tiếp<br /> <br /> 5. DFG<br /> <br /> Data Flow Graph<br /> <br /> Sơ đồ luồng dữ liệu<br /> <br /> 6. FIFO<br /> <br /> First In, First Out<br /> <br /> 7. FPGA<br /> <br /> Field-Programmable Gate<br /> Array<br /> <br /> Mảng cổng lập trình đƣợc<br /> dƣới dạng trƣờng<br /> Xử lý đa lệnh đa dữ liệu<br /> <br /> 8. MIMD<br /> <br /> Multiple Instruction, Multiple<br /> Data<br /> <br /> Mảng các phần tử xử lý<br /> có thể tái cấu hình kiến<br /> Multimedia Specific<br /> Reconfigurable Architecture<br /> <br /> trúc thô ứng dụng cho xử<br /> lý đa phƣơng tiện<br /> <br /> 10. PE<br /> <br /> Processing Element<br /> <br /> Phần tử xử lý<br /> Xử lý đơn lệnh, đa dữ liệu<br /> <br /> 11. SIMD<br /> <br /> Single Instruction, Multiple<br /> Data<br /> <br /> 12. SoC<br /> <br /> System on Chip<br /> <br /> Hệ thống trên chip<br /> <br /> Reconfigurable Cell Array<br /> <br /> Mảng phần tử tái cấu hình<br /> <br /> 13. RTL<br /> <br /> Register Transfer Level<br /> <br /> Mức chuyển giao thanh<br /> ghi<br /> <br /> 14. VLIW<br /> <br /> Very Long Instruction Word<br /> <br /> Từ lệnh rất dài<br /> <br /> 9. MURSA<br /> <br /> RCA<br /> <br /> 3<br /> <br /> DANH MỤC CÁC BẢNG<br /> BẢNG 2- 1: CÁC PHÉP TÍNH ĐƢỢC HỖ TRỢ BỞI RCA. ......................................18<br /> BẢNG 2-2: TÍN HIỆU V O RA CỦA KHỐI RCA8 8 .............................................23<br /> BẢNG 2-3 TÍN HIỆU V O RA CỦA KHỐI RC LINE ............................................25<br /> BẢNG 2-4: MÔ TẢ CÁC TÍN HIỆU CỦA RC. ..........................................................27<br /> BẢNG 2-5: ĐỊNH NGHĨ THÔNG TIN CẤU HÌNH NGUỒN DỮ LIỆU LỐI VÀO<br /> MỖI RC. ........................................................................................................................29<br /> BẢNG 2-6: MÔ TẢ CÁC TÍN HIỆU CỦA PE. ..........................................................30<br /> BẢNG 2-7: MÔ TẢ CÁC TÍN HIỆU VÀO RA CỦA DATAPATH. ..........................31<br /> BẢNG 2-8: MÔ TẢ CÁC PHÉP TOÁN ĐƢỢC THỰC HIỆN TRÊN KHỐI ALU ...32<br /> BẢNG 2-9: MÔ TẢ TÍN HIỆU CỦA THANH GHI CỤC BỘ LOR. ..........................37<br /> BẢNG 2-10: MÔ TẢ CÁC TÍN HIỆU CỦA ROUTER_A. .........................................37<br /> BẢNG 2-11: MÔ TẢ CÁC TÍN HIỆU CỦA ROUTER_B. .........................................38<br /> BẢNG 3- 1 KẾT QUẢ TỔNG HỢP MẢNG RCA8×8 TRÊN CÔNG NGHỆ FPGA<br /> VIRTEX-7 ((XC7VX485T). .........................................................................................44<br /> BẢNG 3- 2 THỜI GIAN THỰC THI CÁC VÒNG LẶP KERNEL TRÊN CÁC NỀN<br /> TẢNG TÍNH TOÁN KHÁC NHAU. ...........................................................................45<br /> <br /> 4<br /> <br /> DANH MỤC CÁC HÌNH VẼ, ĐỒ THỊ<br /> HÌNH 1- 1 CẤU TRÚC CHUNG CỦA MỘT MẢNG PHẦN CỨNG TÁI CẤU HÌNH<br /> CẤU TRÚC THÔ. .........................................................................................................12<br /> HÌNH 2- 1: BIỂU DIỄN DFG CHO MỘT VÒNG LẶP ĐƠN GIẢN. ........................17<br /> HÌNH 2- 2: LẬP LỊCH SỰ CẤU HÌNH VÀ THỰC THI CỦA MỘT VÒNG LẶP<br /> TRÊN MUSRA..............................................................................................................17<br /> HÌNH 2- 3: CẤU TRÚC CỦA MUSRA. ......................................................................21<br /> HÌNH 2- 4: TỔ CHỨC CỦA FIFO. ..............................................................................22<br /> HÌNH 2- 5: CẤU TRÚC TOP-DOWN CỦA MẢNG RCA. ........................................23<br /> HÌNH 2- 6: CẤU TRÚC CỦA MỘT PHẦN TỬ RC. ..................................................26<br /> HÌNH 2- 7: ĐỊNH DẠNG THÔNG TIN CẤU HÌNH CÁC PHẦN A, B, C. ..............28<br /> HÌNH 2- 8: CẤU TRÚC CỦA MỘT PE. .....................................................................30<br /> HÌNH 2- 9: GIAO DIỆN VÀO/RA CỦA DATAPATH. ..............................................31<br /> HÌNH 2- 10 SƠ ĐỒ THIẾT KẾ CÁC KHỐI THỰC HIỆN CÁC PHÉP TÍNH TRÊN<br /> DATAPATH. .................................................................................................................32<br /> HÌNH 2- 11: KHỐI ALU. .............................................................................................33<br /> HÌNH 2- 12: ĐƠN VỊ CHỨC NĂNG ADD/SUB THỰC HIỆN PHÉP TÍNH CỘNG<br /> VÀ TRỪ HAI SỐ 16-BIT. ............................................................................................33<br /> HÌNH 2- 13: CẤU TRÚC CỦA BỘ CỘNG LAI GHÉP HBD_ADDER. ....................34<br /> HÌNH 2- 14: BỘ CỘNG CLA 4-BIT. ...........................................................................34<br /> HÌNH 2- 15: SƠ ĐỒ CẤU TRÚC PHẦN CỨNG CỦA BỘ NHÂN BAUGHWOOLEY [15] ..............................................................................................................35<br /> HÌNH 2- 16. BỘ NHÂN MUL 4 BÍT [15] ....................................................................36<br /> HÌNH 2- 17: SƠ ĐỒ THỰC HIỆN KHỐI ABS ...........................................................36<br /> HÌNH 3- 1. MÔ HÌNH MÔ PHỎNG RCA CỦA MUSRA TRONG MÔI TRƢỜNG<br /> MODELSIM. .................................................................................................................39<br /> HÌNH 3- 2. (A) DFG VÀ (B) TỔ CHỨC DỮ LIỆU CHO QUÁ TRÌNH TÍNH TOÁN<br /> TRÊN MUSRA..............................................................................................................40<br /> HÌNH 3- 3. ÁNH XẠ TỔNG CHUYỂN ĐỘNG TRÊN MỘT CỬA SỔ TRƢỢT VỚI<br /> ĐỘ DÀI N=10. ..............................................................................................................41<br /> HÌNH 3- 4. DFG (A), ÁNH XẠ CỦA DFG TRÊN MUSRA (B), VÀ SỰ THỰC THI<br /> ĐƢỢC ĐƢỜNG ỐNG HÓA (C) CỦA PHÉP NHÂN MA TRẬN – VECTƠ ............42<br /> HÌNH 3- 5: DFG THỰC HIỆN MỘT BỘ LỌC FIR BẬC 4. .......................................43<br /> HÌNH 3- 6. KẾT QUẢ MÔ PHỎNG CỦA KHỐI ƢỚC LƢỢNG CHUYỂN ĐỘNG<br /> (A) VÀ BỘ LỌC FIR (B) SỬ DỤNG MÔ HÌNH RTL CỦA MUSRA. ......................45<br /> <br /> 5<br /> <br />

CÓ THỂ BẠN MUỐN DOWNLOAD

YOMEDIA
Đồng bộ tài khoản