Nghiên cứu thiết kế hệ khuếch đại lock-in analog tần số 10KHz

Nghiên cứu khoa học công nghệ<br /> <br /> NGHIÊN CỨU THIẾT KẾ HỆ KHUẾCH ĐẠI<br /> LOCK-IN ANALOG TẦN SỐ 10KHZ<br /> Đặng Đình Tiệp 1*, Vũ Quốc Tuấn2,<br /> Bùi Ngọc Mỹ1, Chử Đức Trình3<br /> <br /> Tóm tắt: Trên cơ sở lý thuyết hệ khuếch đại Lock- in Analog bài báo trình<br /> bày một thiết kế hệ khuếch đại Lock- in Analog tần số 10Khz với giá thành rẻ dựa<br /> trên các IC tích hợp có sẵn trên thi trường. Khuếch đại lock in sử dụng một kỹ<br /> thuật được biết đến là tách sóng nhạy pha để lấy ra chỉ thành phần tín hiệu đặc<br /> biệt tần số và pha của tín hiệu chuẩn. Các tín hiệu nhiễu ở các tần số khác tần số<br /> tín hiệu chuẩn sẽ bị loại ra và không ảnh hưởng đến kết quả đo.<br /> Từ khóa: Mạch khuếch đại Lock- in; Lock – in.<br /> <br /> 1. ĐẶT VẤN ĐỀ<br /> Khuếch đại lock in được sử dụng để phát hiện và đo đạc các tín hiệu AC rất nhỏ<br /> có thể xuống đến cỡ nano-Vôn. Độ chính xác có thể đạt được khi một tín hiệu nhỏ<br /> bị lấn át bởi nguồn nhiễu có thể gấp hơn hàng ngàn lần. Khuếch đại lock in sử<br /> dụng một kỹ thuật được biết đến là tách sóng nhạy pha[1] để lấy ra chỉ thành phần<br /> tín hiệu đặc biệt tần số và pha của tín hiệu chuẩn. Các tín hiệu nhiễu ở các tần số<br /> khác tần số tín hiệu chuẩn sẽ bị loại ra và không ảnh hưởng đến kết quả đo. Với ưu<br /> các ưu điểm đó khuếch đại lock-in được ứng dụng trong rất nhiều lĩnh vực khác<br /> nhau như cảm biến tụ điện [2], cảm biến khí ga [3] hay đo giá trị điện trở siêu nhỏ<br /> [4]. Khuếch đại lock-in cũng có thể được thiết kế dưới dạng chíp [5] cho dễ sử<br /> dụng hoặc trên nền DSP hay bằng các thiết kế analog cho phù hợp với mục đích<br /> tích hợp vào thiết bị, hay giảm giá thành.<br /> Hình 1 là sơ đồ nguyên lý của một bộ khuếch đại lock- in, trái tim của một bộ<br /> khuếch đại Lock-in chính là khối tách sóng nhạy pha PSD (Phase Sensitive<br /> Detector) là một bộ nhân hai tín hiệu chuẩn và tín hiệu cần đo hay bộ mixer. Tín<br /> hiệu chuẩn Reference và tín hiệu cần đo được nhân với nhau bằng bộ mixer rồi sau<br /> đó tín hiệu lấy ra sau khi qua bộ lọc thong thấp (LPF) như được trình bày trên hình<br /> 1. Thiết kế khuếch đại lock in có thể trên cơ sở kỹ thuật analog hoặc trên nền kỹ<br /> thuật số.<br /> Giả sử tín hiệu chuẩn VReference được đưa vào đầu có dạng: Vr=Vr0 .cos(wrt). (1)<br /> Lúc đó tín hiệu vào VInput signal có dạng: Vs=Vs0cos(wst+φ)+VNoise (2)<br /> Trong đó VNoise là tổng nhiễu vào tín hiệu, trong trường hợp tổng quát VNoise có<br /> dải phổ trải rộng, wr là tần số góc của tín hiệu.<br /> <br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 235<br />  Kỹ thuật điện tử<br /> <br /> <br /> <br /> <br /> Hình 1. Nguyên lý hệ khuếch đại Lock-in.<br /> <br /> Tín hiệu sau khi đi qua bộ mixer sẽ có dạng:<br /> <br /> Vpsd= Vr. Vs= Vr0 .cos(wrt).[ Vs0cos(wst+φ)+VNoise] (3)<br /> <br /> Vpsd = Vr0 .cos(wrt). Vs0cos(wst+φ)+ Vr0 .cos(wrt). VNoise (4)<br /> <br /> Xét thành phần: Vr0 .cos(wrt). Vs0cos(wst+φ) (5)<br /> <br /> Triển khai biểu thức 5 ta được:<br /> <br /> (cos[ wr  ws  t   ]  cos[ wr  ws  t   ])<br /> Vr0 .cos(wrt). Vs0cos(wst+φ) = Vr 0Vs 0 (6)<br /> 2<br /> Xét trường hợp: wr ≠ ws<br /> <br /> Ta thấy toàn bộ phương trình (6) là một hàm tuần hoàn không có thành phần<br /> DC nên khi Vpsd cho qua thành phần lọc thông thấp (LPF) thì thành phần tín hiệu<br /> này sẽ bị triệt tiêu bằng không.<br /> <br /> Trong trường hợp wr = ws<br /> <br /> Khi đó: cos[ wr  ws  t   ] = cos (7)<br /> <br /> Thành phần trên không phụ thuộc vào tần số và nếu φ không đổi thì ta có thành<br /> phần DC<br /> <br /> Vr 0Vs 0cos( )<br /> Với: VpsdDC= (8)<br /> 2<br /> Hay viết dạng tổng quát của tín hiệu ra:<br /> <br /> Vr 0Vs 0cos( ) cos[ wr  ws  t   ])<br /> Vpsd= + Vr 0Vs 0 )+ Vr0 .cos(wrt). VNoise (9)<br /> 2 2<br /> <br /> Trong trường hợp VNoise là phổ của các tần số không trùng với tần số của tín hiệu<br /> chuẩn wr thì biểu thức: Vr0 .cos(wrt). VNoise sẽ giống như triển khai của phương<br /> <br /> <br /> 236 Đ.Đ.Tiệp, V.Q.Tuấn, B.N.Mỹ, C.Đ.Trình, “Nghiên cứu thiết kế … tần số 10KHz.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> trình (6), sẽ chỉ có thành phần tín hiệu AC dao động điều hòa chỉ khi nguồn nhiễu<br /> có cùng tần số với wr của tín hiệu thì lúc đó trong phương trình tổng quát (9) sẽ<br /> thêm thành phần DC gây bởi nhiễu cùng tần số.<br /> <br /> 2. NỘI DUNG<br /> <br /> 2.1. Thiết kế hệ khuếch đại Analog Lock-in<br /> 2.1.1. Thiết kệ bộ tách sóng nhạy pha (PSD)<br /> Bộ trộn tín hiệu tách sóng nhạy pha (PSD) được thiết kế theo như sơ đồ khối<br /> dưới đây: (Hình 2).<br /> <br /> <br /> <br /> <br /> Hình 2. Bộ trộn tín hiệu tách sóng nhạy pha (PSD).<br /> <br /> Hình 2 mô tả thiết kế của bộ tách sóng nhạy pha (PSD) dựa trên các IC tích hợp<br /> có sẵn trên thị trường. Trên sơ đồ IC khuếch đại vi sai AD620 được mắc phối hợp<br /> cùng IC chuyển mạch CD4066 để thành một bộ nhân với tín hiệu Vref là xung<br /> vuông với tần số góc wr. Trong hình 2 ở trên Rg là điện trở để điều chỉnh hệ số<br /> khuếch đại của mạch. Với ưu điểm của IC AD620 là một IC khuếch đại vi sai được<br /> tích hợp sẵn với nhiều ưu điểm như: thế input offset thấp chỉ khoảng 50µV, dải tần<br /> làm việc lên đến hơn 100Khz khi hệ số khuếch đại G=100, chỉ số CMRR=100dB<br /> khi G=10. Bằng cách dùng khóa chuyển mạch điện tử là IC CD4066, tín hiệu vào<br /> sẽ được chuyển mạch theo điều khiển của tín hiệu chuẩn Vr. Sau đó tín hiệu ra vừa<br /> được khuếch đại vừa được chuyển lần lượt qua hai trạng thái khuếch đại đảo và<br /> không đảo theo điều khiển của tín hiệu chuẩn.<br /> Trên hinh 3a mô tả tín hiệu ra của khối khi tín hiệu chuẩn (reference) cùng pha<br /> với tín hiệu vào, hình 3b tín hiệu chuẩn lệch pha với tín hiệu đầu vào 90 độ. Sơ đồ<br /> nguyên lý hình 2 được mô tả hoạt động dưa trên giản đồ xung hình 3. Trong trường<br /> hợp tín hiệu vào cùng pha với tín hiệu chuẩn, nghĩa là độ lêch pha φ=0 độ thì trong<br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 237<br />  Kỹ thuật điện tử<br /> <br /> nửa chu kỳ đầu của tín hiệu, tín hiệu ra của khối tách sóng là tín hiệu vào Vs nhân<br /> với 1. Nửa chu kỳ tiếp theo tín hiệu vào Vr được nhân với -1 và dạng tín hiệu ra<br /> của khối như hình 3a là thành phần DC.<br /> 9 0 9 0<br /> d e g r e e s d e g r e e s<br /> <br /> <br /> <br /> <br /> S ig n a l<br /> <br /> <br /> <br /> <br /> 1 1 1 1<br /> R e fe r e n c e<br /> -1 -1 -1<br /> <br /> <br /> <br /> <br /> P S D o u t p u t<br /> 1 8 0<br /> d e g r e e s<br /> 1 8 0<br /> a ) d e g r e e s b )<br /> <br /> <br /> Hình 3. Sơ đồ giản đồ xung mô tả hoạt động<br /> của khối tách sóng nhạy pha (PSD).<br /> Thành phần DC sau khi được qua bộ lọc thông thấp sẽ là giá trị trung bình của<br /> tín hiệu đo. Trường hợp khi tín hiệu lệch pha φ=90 độ, dạng tín hiệu ra sau khi<br /> nhân hai tín hiệu Vs và Vr sẽ chỉ là thành phần AC (hình 3b). Thành phần AC này<br /> sau khi cho qua bộ lọc thông thấp sẽ bị triệt tiêu bằng không. Giá trị của đầu ra phụ<br /> thuộc vào pha theo công thức:<br /> Vpsd=Vs.cos(φ) (10)<br /> 0<br /> Do vậy, trong các phép đo lock in ngoài thành phần φ=0 người ta còn lấy thành<br /> phần tín hiệu Vr lệch pha φ=900 để đo được cả thành phần thực và ảo của tín hiệu<br /> cũng như biên độ của tín hiệu. Để đảm bảo đo được thời gian thực, trong thiết kế<br /> này sử dụng hai bộ nhân dùng cho hai pha φ=00, φ=900 .<br /> <br /> 2.1.2. Khối phát tín hiệu chuẩn<br /> <br /> <br /> <br /> <br /> Hình 4. IC 8038 tạo tín hiệu chuẩn.<br /> <br /> Để phát xung chuẩn cho khuếch đại lock in, IC 8038 được sử dụng vì ưu điểm<br /> phát xung vuông lệch pha 900 so với tín hiệu sine của nó, hơn nữa IC 8038 là một<br /> IC thương mại tích hợp phát tín hiệu chuẩn có độ méo thấp khoảng (1%).<br /> <br /> <br /> <br /> 238 Đ.Đ.Tiệp, V.Q.Tuấn, B.N.Mỹ, C.Đ.Trình, “Nghiên cứu thiết kế … tần số 10KHz.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> 2.1.3. Khuếch đại thông thấp<br /> Mạch khuếch đại thông thấp được mô tả theo sơ đồ hình 5 dưới đây:<br /> <br /> 104 +9V<br /> Cf3<br /> <br /> <br /> <br /> <br /> 8<br /> 2<br /> 1<br /> Rf3 Rf4 10K<br /> 3<br /> TL082CN<br /> 10K<br /> <br /> <br /> <br /> <br /> 4<br /> Cf4 104<br /> <br /> <br /> <br /> GND -9V<br /> <br /> Hình 5. Mạch khuếch đại thông thấp<br /> (Second-order Active Low Pass Filter Circuit).<br /> 1<br /> Tần số cắt: Fc  (11)<br /> 2 R f 3 R f 4C f 3C f 4<br /> <br /> 2.2. Kết quả sản phẩm của hệ thống<br /> 2.2.1. Kết quả đo của hệ khuếch đại Analog Lock-in<br /> <br /> Với mạch khuếch đại Lock – in đã được thiết kế, nhóm nghiên cứu đã khảo sát<br /> được tín hiệu trên đầu ra của hệ khuếch đại với pha 00 và 900 (Hình 6). Tín hiệu<br /> vào sau khi qua bộ PSD sẽ cho ra các dạng tín hiệu khác nhau tùy thuôc vào độ<br /> lệch pha của tín hiệu vào so với tín hiệu chuẩn. Ở pha 00 như ta thấy khi cùng pha<br /> với tín hiệu đo thì tín hiệu sẽ được khuếch đại đảo ở thời điểm 1800 ÷ 3600 và tín<br /> hiệu sẽ ở phần dương. Với đầu ra pha 900 thì dạng tín hiệu không giống như pha 00, có<br /> nửa âm nửa dương và khi qua mạch lọc thông thấp sẽ bị triệt tiêu hết tín hiệu.<br /> <br /> <br /> <br /> <br /> (a) (b)<br /> Hình 6. Hệ khuếch đại Lock-in khi lệch pha 00<br /> (hình a) và 900(hình b).<br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 239<br />  Kỹ thuật điện tử<br /> <br /> 2.2.2. Kết quả sản phẩm của hệ khuếch đại Analog Lock-in được thiết kế<br /> <br /> <br /> <br /> <br /> Hình 7. Hệ khuếch đại Lock-in.<br /> <br /> Hình 7 là kết quả sản phẩm của hệ khuếch đại lock in đã được chế tạo và thử<br /> nghiệm trong thực tế.<br /> 3. KẾT LUẬN<br /> <br /> Trên cơ sở lý thuyết hệ khuếch đại Lock- in Analog bài báo trình bày một<br /> phương pháp thiết kế hệ khuếch đại Lock- in Analog tần số 10Khz. Khuếch đại<br /> lock in sử dụng một kỹ thuật được biết đến là tách sóng nhạy pha để lấy ra chỉ<br /> thành phần tín hiệu đặc biệt tần số và pha của tín hiệu chuẩn. Các tín hiệu nhiễu ở<br /> các tần số khác tần số tín hiệu chuẩn sẽ bị loại ra và không ảnh hưởng đến kết quả<br /> đo. Dựa trên các loại ic có sẵn trên thị trường với giá thành rẻ, một bộ khuếch đại<br /> lock in đã được thiết kế và đo đạc cho thấy đáp ứng được các bài toán về đo tín<br /> hiệu nhỏ.<br /> <br /> TÀI LIỆU THAM KHẢO<br /> <br /> [1]. Dr. G. Bradley Armen “Phase sensitive detection: the lock-in amplifier”, Department<br /> of Physics and Astronomy, 401 Nielsen Physics Building, The University of<br /> Tennessee, Knoxville, Tennessee 37996-1200.<br /> [2]. Paulina M. Maya-Hernández 1, Luis C. Álvarez-Simón 1, María Teresa Sanz-Pascual<br /> 1,* and Belén Calvo-López 2, “An Integrated Low-Power Lock-In Amplifier and Its<br /> Application to Gas Detection” ISSN 1424-8220 www.mdpi.com/journal/sensors.<br /> [3]. T. Vu Quoc, H. Nguyen Dac, T. Pham Quoc, D. Nguyen Dinh, T. Chu Duc, “A<br /> printed circuit board capacitive sensor for air bubble inside fluidic flow detection,”<br /> Microsystem Technologies Journal, 2014.<br /> [4]. Lars E. Bengtsson, “A microcontroller-based lock-in amplifier for sub-milliohm<br /> resistance measurements” Review of Scientific Instruments 83, 075103 (2012).<br /> <br /> <br /> 240 Đ.Đ.Tiệp, V.Q.Tuấn, B.N.Mỹ, C.Đ.Trình, “Nghiên cứu thiết kế … tần số 10KHz.”<br /> Nghiên cứu khoa học công nghệ<br /> <br /> [5]. Valero, N. Medrano, S. Celma, B. Calvo,”A CMOS 1.2-V 1.7-mW Lock-in Amplifier<br /> for sensing applications up to 0.7-MHz” conference, IEEE sensor 2014.<br /> <br /> ABSTRACT<br /> STUDY DESIGN SYSTEM IN ANALOG LOCK-IN<br /> AMPLIFIER FREQUENCY 10KHZ<br /> <br /> On the basis of theoretical amplification systems in Analog Lock- in. This<br /> paper presents a design method in Analog Lock- in amplification system<br /> frequency 10kHz. Lock - in amplifier uses a technique known as phase-<br /> sensitive detector to extract only signal components in particular frequency<br /> and phase of the reference signal. The interference signal in the other<br /> frequency reference signal frequency is removed and does not affect the<br /> measurement results.<br /> <br /> Keywords: Amplifier Lock- in; Lock- in<br /> <br /> <br /> <br /> Nhận bài ngày 21 tháng 07 năm 2015<br /> Hoàn thiện ngày 10 tháng 08 năm 2015<br /> Chấp nhận đăng ngày 07 tháng 09 năm 2015<br /> <br /> <br /> 1<br /> Địa chỉ: Viện Khoa học – Công nghệ quân sự;<br /> *Email: Dangtiep.2011@gmail.com<br /> 2<br /> Viện Hàn lâm KHCN Việt Nam;<br /> 3<br /> Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội<br /> <br /> <br /> <br /> <br /> Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san Viện Điện tử, 10 - 2015 241<br />