136
Bµi 10: ram
(Random - Access - Memory)
A. PhÇn tãm t¾t lý thuyÕt
Rom viÕt t¾t cña ch÷ “Read - Only - Memory”, cã nghÜa “Bé nhí chØ ®äc sè
liÖu”. ram viÕt t¾t cña ch÷ “Rardom - Access - Memory” cã nghÜa “Bé nhí võa ®äc
võa ghi sè liÖu”. rom vµ ram lµ c¸c bé l−u tr÷ (storage) ®−îc l¾p r¸p riªng lÎ
hoÆc tæ hîp víi nhau trªn c¸c b¶ng m¹ch in lín trong hÖ vi tÝnh.
Trong bµi nµy ta chØ quan t©m ®Õn ram. Cã hai lo¹i ram b¸n dÉn:
- ram tÜnh (Static ram).
- ram ®éng (Dynamic ram).
ram tÜnh ®−îc x©y dùng tõ c¸c trig¬ l−ìng cùc (Bipolar trigger) hoÆc mos
hoÆc cmos. Së dÜ gäi lµ “tÜnh” v× sau khi n¹p sè liÖu vµo ram nµy, sè liÖu ®−îc
l−u tr÷ nguyªn vÑn chõng nµo nguån nu«i vÉn ®−îc duy tr× .
ram ®éng ®−îc x©y dùng tõ c¸c transistor mos hoÆc cmos vµ cã thªm tô
®iÖn ®Ó l−u tr÷ sè liÖu. Do cã mÆt cña “dßng rß” nªn sau khi n¹p sè liÖu vµo ram
nµy, sè liÖu vÉn kh«ng ®−îc duy tr× ®−îc nguyªn vÑn dï r»ng nguån ®iÖn nu«i
ch−a bÞ ng¾t. Do ®ã, mçi lÇn muèn l−u tr÷ sè liÖu ta ph¶i n¹p l¹i (recharge) hoÆc
lµm t−¬i l¹i (refresh).
Dï ram tÜnh hay ram ®éng khi nguån nu«i bÞ ng¾t, sè liÖu l−u tr÷ ®Òu bÞ
huû. Nãi kh¸c ®i, hÇu hÕt c¸c ram ®Òu mÊt kh¶ n¨ng “nhí” khi kh«ng cã nguån
®iÖn nu«i m¹ch. Nh÷ng ram nh− vËy ®−îc gäi lµ ram kh«ng l−u tr÷ (volatile
ram). Mét sè ram gi÷ ®−îc kh¶ n¨ng nhí ®−îc gäi lµ ram l−u tr÷ (nonvolatile
ram). VÝ dô ram kiÓu cò cÊu t¹o tõ c¸c xuyÕn tõ (magnetic core) hay ram kiÓu
míi cÊu t¹o tõ cmos kÌm theo acquy Lithium (tuæi thä 10 n¨m) thuéc lo¹i ram
l−u tr÷. Bµi thùc tËp nµy ®−îc giíi h¹n trong ph¹m vi ram tÜnh kh«ng l−u tr÷.
1. CÊu tróc cña ram tÜnh (static ram structure)
Ram cã c¸c ®Çu vµo lµ ®Çu ®Þa chØ (address), ®Çu sè liÖu (data), ®Çu ®iÒu
khiÓn (control) vµ c¸c ®Çu ra lµ ®Çu sè liÖu.
137
H×nh vÏ trªn lµ ký hiÖu logic cña mét ram tÜnh (2n x b) bit vµ ram tÜnh 32
bit. Lo¹i 32 bit lµ lo¹i ®¬n gi¶n nhÊt víi n = 3 vµ b = 4.
- §Çu vµo ®Þa chØ (Address Input) ®−îc ký hiÖu lµ A0 , A1 ......... An – 1
- §Çu vµo sè liÖu (Data Input) ®−îc ký hiÖu Di0 , Di1 ................ Dib -1
- §Çu ra sè liÖu (Data Output) ®−îc ký hiÖu Do0 , Do1 ................ Dob -1
- §Çu chän chip (Chip Selection) : CS
- §Çu cho phÐp ra (Output Enable) : OE
- §Çu cho phÐp ghi (Write Enable) : WE
ram tÜnh bao gåm rÊt nhiÒu c¸c “phÇn tö tÜnh” (static element). Mçi phÇn tö
tÜnh chøa mét phÇn tö nhí lµ trig¬ D. H×nh d−íi ®©y lµ s¬ ®å chøc n¨ng cña mét
phÇn tö tÜnh.
138
Trong mçi phÇn tö tÜnh th× in/out lµ ®Çu vµo/ra sè liÖu. SEL lµ ®Çu chän
(selection). WR lµ ®Çu ghi (Write). PhÇn tö nµy ho¹t ®éng khi sel = 0.
- Khi WR = 0 , trig¬ D më vµ mét bit sè liÖu ®−îc l−u tr÷ (ghi l¹i) trong
phÇn tö tÜnh.
- Khi WR = 1 , bit sè liÖu nãi trªn ®−îc chuyÓn ®Õn ®Çu ra (out). §Çu ra
nµy nèi víi ®−êng bit (bit line) cña BUS.
TÊt c¶ c¸c phÇn tö tÜnh ®−îc bè trÝ trªn mét dµn (array) vµ phèi hîp víi c¸c
®−êng vµo/ra ®Ó h×nh thµnh ram tÜnh hoµn chØnh. H×nh sau cho ta h×nh dung
cÊu tróc cña mét ram tÜnh 8 x 4 bit, ë ®©y, cÇn n¾m v÷ng mét sè tõ vµ ký hiÖu
viÕt t¾t :
3 - to - 8 decoder : Gi¶i m· vµo 3 ra 8.
DIN (Data Input) : §Çu vµo sè liÖu
DOUT (Data Output) : §Çu ra sè liÖu
WR (Write Enable) : §Çu cho phÐp ram ghi (sè liÖu).
CS (Chip Selection) : §Çu chän chip (cho ram)
OE (Output Enable) : §Çu cho phÐp (sè liÖu) ®i ra (khái ram
Bit line : §−êng bit
Word line : §−êng tõ nhÞ ph©n
A
0 , A1 , A2 (Adress input ) : C¸c ®Çu vµo ®Þa chØ
139
OEWECS Mèt vËn hµnh
(Operation Mode)
§Çu vµo
(Input)
§Çu ra
(Output)
0 0 1 Ghi (Write) sè liÖu §−îc nèi
(connected)
Th¶ næi
(floating)
0 1 0 §äc (Read) sè liÖu Th¶ næi
(floating)
§−îc nèi
(connected)
0 1 1 Kh«ng lµm g×
(donothing)
Th¶ næi
(floating)
Th¶ næi
(floating)
1 x x Ngõng (standby) Th¶ næi
(floating)
Th¶ næi
(floating)
x : bÊt kú hoÆc kh«ng quan t©m
Ho¹t ®éng cña ram tÜnh nµy theo b¶ng ch©n lý trªn.
Gi¶ sö muèn ghi sè liÖu 1101 vµo ®Þa chØ 101, ta ®Æt nh− sau :
1,0,0 === OEWECS
D = 1101 (t−¬ng øng víi DIN3 DIN2 DIN1 DIN0)
140
A = 101 (t−¬ng øng víi A2 , A1 , A0 )
- B©y giê muèn ghi mét sè liÖu vµo ®Þa chØ míi th× viÖc ®Çu tiªn ph¶i
chuyÓn CS = 1, nghÜa lµ ph¶i c« lËp (th¶ næi) ®Çu vµo vµ ®Çu ra víi
BUS. Sau khi ®Æt ®óng sè liÖu D míi vµ ®Þa chØ A míi, ta ®Æt trë l¹i CS
= 0. VËy lµ sè liÖu míi ®· ®−îc ghi vµo ®Þa chØ míi.
- Khi cÇn ®äc sè liÖu tõ mét ®Þa chØ nµo ®ã, dÜ nhiªn kh«ng ph¶i lµ ®Þa chØ
“trèng rçng” mµ lµ ®Þa chØ ®· ®−îc ghi råi th× viÖc ®Çu tiªn ®Æt CS = 1 ,
®Æt ®óng ®Þa chØ A cÇn t×m, ®Æt WE = 1 . OE = 0. B©y giê chuyÓn
CS = 0 , vËy lµ sè liÖu tõ ®Þa chØ t×m ®· ®−îc dÉn ®Õn ®Çu ra ®Ó lªn
BUS.
Mét sè ram hiÖn nay cã chung ®Çu vµo (DIN) vµ ®Çu ra (DOUT) ®Ó dÉn sè
liÖu. Sù thay ®æi chót Ýt nµy ®−îc m« t¶ theo h×nh 96a. Ng−êi ®äc cÇn ®æi chiÕu l¹i
víi cÊu tróc ram tÜnh 8 x 4bit ®· vÏ tr−íc ®©y. H×nh 96b lµ s¬ ®å ch©n nèi cña
mét sè ram th−êng gÆp.
Ký hiÖu DIO lµ c¸c ch©n dïng chung cho c¶ ®−êng sè liÖu vµo vµ ®−êng sè liÖu
ra (DIN vµ DOUT).
A7
A6
A5
A4
A3
A2
A1
A0 IO0
IO1
IO2
IO3
CS
WE
2606
A7
A6
A5
A4
A3
A2
A1
A0 IO0
IO1
IO2
IO3
CS
WE
2606