Vi Xử Lý và Cấu Trúc Máy Tính chương 02

Chia sẻ: Nguyễn Duy Tân | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST

Báo xấu

106
lượt xem 23
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Tham khảo bài thuyết trình 'vi xử lý và cấu trúc máy tính chương 02', kỹ thuật - công nghệ, điện - điện tử phục vụ nhu cầu học tập, nghiên cứu và làm việc hiệu quả

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Vi Xử Lý và Cấu Trúc Máy Tính chương 02

Nội dung: 1. Họ vi xử lý 80x86 của Intel 2. Bộ vi xử lý 8086 ĐH CNKT ĐIỆN TỬ TRUYỀN THÔNG K5 Giảng viên: Kiều Xuân Thực Khoa Điện tử Đại học công nghiệp Hà Nội Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY 1. Họ vi xử lý 80x86 của Intel CHƯƠNG 2 BỘ VI XỬ LÝ 4 Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY
5 7 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY 6 8 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
9 11 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY Bảng 1.2. Tương quan giữa hệ thập phân và hệ thập lục phân 10 12 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
2. Bộ vi xử lý 8086 Bản gốc: 4.77 MHZ Phiên bản 8086-1: 8 MHz Phiên bản 8086-2: 10 MHz 13 15 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY 2.1. Sơ đồ khối của 8086 14 16 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
Kỹ thuật xử lý xen kẽ liên tục dòng mã lệnh Khối thực hiện lệnh (EU − Execution Unit): nơi giải Hoạt động của CPU để thực hiện một lệnh gồm 3 mã và thi hành các lệnh. giai đoạn: EU gồm: Đọc mã lệnh (fetch, viết tắt là F) Bộ xử lý số học và logic (ALU − Arithmatic Logical Unit): thực Giải mã lệnh (decode, viết tắt là D) hiện các lệnh số học và lệnh logic. Th Thực hiện lệnh (execute, viết tắt là E) Các thanh ghi 16 bit chứa toán hạng. Nếu không gặp lệnh nhảy hoặc lệnh gọi chương Thanh ghi cờ F. trình con thì hoạt động của CPU diễn ra tuần tự: Kh Khối điều khiển (CU − Control Unit): tạo tín hiệu điều đọc mã lệnh 1, giải mã lệnh 1, thi hành lệnh 1, khiển các bộ phận bên trong và bên ngoài CPU. Bên đọc mã lệnh 2, giải mã lệnh 2, thi hành mã lệnh trong CU có mạch giải mã lệnh. Mã lệnh được đọc vào từ 2, đọc lệnh mã 3,... → tại 1 thời điểm nhất định, M và đưa đến bộ giải mã, các thông tin thu được từ đầu CPU chỉ thực hiện 1 trong 3 công việc nói trên ra của mạch giải mã sẽ được đưa đến mạch tạo xung điều khiển → dãy xung khác nhau (tuỳ theo mã lệnh) để nên sẽ có những bộ phận nhất định của CPU ở điều khiển hoạt động của các bộ phận bên trong và bên trạng thái nhàn rỗi. ngoài CPU. 17 19 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY Khối giao tiếp bus (BIU − Bus Interface Unit): Trong bộ VXL 8086:CPU được chia thành 2 khối chức đảm bảo việc trao đổi thông tin giữa 8086 với các năng và có sự phân chia công việc cho từng khối. Việc linh kiện bên ngoài (các vi mạch nhớ, vi mạch đọc mã lệnh là do BIU đảm nhiệm, việc giải mã và thi ghép nối I/O) hành lệnh do EU thực hiện. Các khối chức năng này có BIU bao gồm: khả năng làm việc đồng thời và các bus sẽ liên tục được sử dụng. Trong khi EU lấy mã lệnh từ bộ hàng Một bộ cộng để tạo địa chỉ vật lý 20 bit từ các thanh ghi đợi lệnh để giải mã hoặc thực hiện các thao tác nội bộ 16 bit. thì BIU vẫn có thể đọc mã lệnh của lệnh tiếp theo từ Bốn thanh ghi đoạn 16 bit gồm CS, DS, SS và ES để DS SS bộ nhớ chính rồi đặt chúng vào hàng đợi lệnh. giúp 8086 truy cập tới các đoạn trên bộ nhớ. Hàng đợi lệnh này làm việc theo kiểu FIFO (First In Thanh ghi con trỏ lệnh IP: IP kết hợp với CS để tạo thành địa chỉ của lệnh tiếp theo mà 8086 sẽ thi hành. First Out). Nếu có sự vào/ra liên tục của dòng mã lệnh trong hàng đợi lệnh này thì có nghĩa là có sự phối hợp Mạch logic điều khiển bus: đảm bảo giao tiếp giữa 8086 hoạt động hiệu quả giữa hai khối EU và BIU, kết quả với các thiết bị bên ngoài (thông qua bus ngoài). là tốc độ của CPU được cải thiện. là Hàng Hàng đợi lệnh (bộ đệm lệnh): dài 6 byte, chứa các mã lệnh đọc được nằm sẵn để chờ EU xử lý 18 20 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
2.2. Các thanh ghi của 8086 Các thanh ghi đa năng: Các thanh ghi đoạn chỉ ra địa chỉ đầu của 4 đoạn trong bộ EU có 4 thanh ghi đa năng 16 bit là AX, BX, CX và DX. Khi cần chứa nhớ, dung lượng lớn nhất của mỗi đoạn nhớ này là 64Kbyte. các dữ liệu 8 bit thì mỗi thanh ghi này có thể tách ra thành hai Nội dung thanh ghi đoạn xác định địa chỉ của ô nhớ nằm ở thanh ghi 8 bit làm việc độc lập, đó là các cặp thanh ghi AH và AL, đầu đoạn. Địa chỉ này gọi là địa chỉ cơ sở. Địa chỉ của các ô BH và BL, CH và CL, DH và DL. nhớ khác nằm trong đoạn tính được bằng cách cộng thêm Mỗi thanh ghi có thể được dùng một cách vạn năng để chứa dữ liệu. vào địa chỉ cơ sở một giá trị gọi là địa chỉ lệch hay độ lệch. Có những công việc đặc biệt chỉ thao tác với một vài thanh ghi nào Độ lệch này được xác định bởi một thanh ghi 16 bit khác đó nên các thanh ghi thường được gán cho những cái tên đặc biệt và có ý nghĩa riêng: đóng vai trò thanh ghi lệch. Để xác định địa chỉ vật lý 20 bit của một ô nhớ nào đó 8086 phải dùng đến 2 thanh ghi 16 bit. • AX (Accumulator register): thường được kết quả của các thao tác . Nội dung của 2 thanh ghi này tạo ra địa chỉ vật lý: • BX (Base register): thường chứa địa chỉ cơ sở của một bảng khi dùng lệnh XLAT. • CX (Count register): thường được dùng để chứa số lần lặp trong trường Địa chỉ vật lý = Nội dung thanh ghi đoạn×16 + Nội dung thanh hi hợp lệnh LOOP, còn CL thường chứa một số lần dịch hoặc quay trong các ghi lệch lệnh dịch hoặc quay thanh ghi. • DX (Data register): cùng AX tham gia vào các thao tác của phép nhân/ Địa chỉ logic được ký hiệu: chia các số 16 bit. DX còn dùng để chứa địa chỉ của các cổng trong các chia thanh ghi đoạn: thanh ghi lệch hay segment: offset lệnh vào/ra dữ liệu trực tiếp. 21 23 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY Thanh ghi con trỏ và chỉ số: 8086 có ba thanh ghi con Các thanh ghi đoạn trỏ và hai thanh ghi chỉ số 16 bit là: Khối BIU đưa ra trên bus địa chỉ 20 bit địa chỉ, như vậy Thanh Thanh ghi con trỏ lệnh IP (Instruction Pointer): chỉ vào lệnh 8086 có khả năng phân biệt ra được 220= 1048576 = 1M ô tiếp theo sẽ được thực hiện. Địa chỉ đầy đủ của lệnh tiếp theo nhớ, hay 1Mbyte. Trong không gian 1Mbyte này bộ nhớ cần này là CS: IP. được chia thành các vùng khác nhau dành riêng để: Thanh Thanh ghi con trỏ cơ sở BP (Base Pointer): chỉ vào một phần Chứa mã chương trình. tử dữ liệu nằm trong đoạn ngăn xếp SS. Địa chỉ đầy đủ của một phần tử trong đoạn ngăn xếp SS là SS: BP. Chứa dữ liệu và kết quả trung gian của chương trình. Thanh ghi con trỏ ngăn xếp SP (Stack Pointer): chỉ vào đỉnh Tạo ra một vùng nhớ đặc biệt gọi là ngăn xếp dùng vào hiện thời của ngăn xếp nằm trong đoạn ngăn xếp SS. Địa chỉ việc quản lý các thông số của VXL. đầy đủ của đỉnh ngăn xếp là SS: SP. 8086 có các thanh ghi 16 bit liên quan đến địa chỉ đầu của Thanh ghi chỉ số nguồn SI (Source Index): SI chỉ vào dữ liệu các vùng kể trên và chúng được gọi là thanh ghi đoạn. Đó trong đoạn dữ liệu DS mà địa chỉ đầy đủ là DS: SI. là thanh ghi đoạn mã CS (code segment), thanh ghi đoạn Thanh ghi chỉ số đích DI (Destination Index): chỉ vào dữ liệu dữ liệu DS (data segment), thanh ghi đoạn ngăn xếp SS trong đoạn dữ liệu DS mà địa chỉ đầy đủ là DS: DI. (stack segment) và thanh ghi đoạn dữ liệu phụ ES (extra Ngoài các chức năng trên, các thanh ghi này có thể được dùng segment). như các thanh ghi đa năng. 22 24 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
Thanh ghi cờ F: mỗi bit của F được dùng để phản ánh trạng Các chân mang thông tin địa chỉ: thái của kết quả phép toán do ALU thực hiện hoặc trạng thái 8086 có 8086 có 20 đường địa chỉ bao gồm từ A0 đến A19 trong đườ hoạt động của EU đó 16 đường dây địa chỉ thấp từ A0 đến A15 được ghép kênh với các đường dây dữ liệu từ D0 đến D15 trên các chân từ AD0 đến AD15; còn 4 đường dây địa chỉ cao nhất C hoặc CF (Carry Flag): Cờ nhớ, CF = 1 khi có nhớ hoặc mượn. từ A16 đến A19 được ghép kênhvới các tín hiệu trạng thái P hoặc PF (Parity Flag): Cờ chẵn lẻ, phản ánh tính chẵn lẻ của tổng số bit 1 có trong kết quả. Cờ PF = 1 khi tổng số bit 1 trong kết quả là chẵn. từ S3 đến S6 trên các chân từ A16/S3 đến A19/S6. Do đó A hoặc AF (Auxiliary carry Flag): Cờ nhớ phụ có ý nghĩa khi ta làm việc với các số BCD; tại chu kỳ bus địa chỉ các đường dây này được sử dụng AF = 1 khi có nhớ hoặc mượn từ một số BCD thấp (ở 4 bit thấp) sang một số BCD cao để mang thông tin địa chỉ đưa đến bộ nhớ hoặc các cổng (ở 4 bit cao). Z hoặc ZF (Zero Flag): Cờ rỗng (cờ không), ZF = 1 khi kết quả bằng 0. vào/ra. S hoặc SF (Sign Flag): Cờ dấu, SF = 1 khi kết quả âm. Khi truy cập các cổng vào/ra, chỉ có 16 đường dây địa OF (Overflow Flag): Cờ tràn, OF = 1 khi kết quả là một số bù 2 vượt ra ngoài giới hạn chỉ từ A0 đến A15 được sử dụng biểu diễn dành cho nó. T hoặc TF (Trap Flag): Cờ bẫy, TF = 1 thì CPU làm việc ở chế độ chạy từng lệnh một. I hoặc IF (Interrupt Flag): Cờ cho phép ngắt, nếu IF = 1 thì CPU cho phép các yêu cầu ngắt (che được) được tác động, nếu IF = 0 thì CPU cấm các yêu cầu ngắt (che được) tác động trừ ngắt ở chân NMI (Non Maskable Interrupt: ngắt không che được). D hoặc DF (direction flag): Cờ hướng (cờ lùi), IF = 1 khi CPU làm việc với chuỗi ký tự theo thứ tự từ phải qua trái. 25 27 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY 3. Sơ đồ chân/chức năng các chân của 8086 Các chân mang thông tin về dữ liệu: 16 đường dây dữ liệu từ D0 đến D15 được ghép kênh với 16 đường 8086 được thiết kế để hoạt địa chỉ thấp từ A0 đến A15. Khi hoạt động ở chu kỳ bus dữ liệu thì độ động ở một trong hai chế độ, trong hai ch độ các đường dây này mang thông tin về nội dung đọc ra hay viết vào tuỳ thuộc vào mức điện áp đặt M hay thiết bị I/O, hay các mã về các loại ngắt từ bộ điều khiển ở chân số 33: ngắt 8259. − Chế độ MIN: hệ thống chỉ có Các chân tín hiệu trạng thái: 8086 và các vi mạch nhớ, các vi A16 đến A19 của 8086 được ghép kênh với các tín hiệu trạng thái từ mạch ghép nối vào/ra. S3 đến S6. Các bit trạng thái này được đưa ra cùng thời điểm với − Chế độ MAX: áp dụng cho hệ các các dữ liệu được truyền trên các chân AD0 – AD15. thống đa xử lý (nhiều 8086), Bit S3 và S4 kết hợp cùng nhau để xác định thanh ghi đoạn được đồng xử lý (8086 và 8087). sử dụng để tạo ra địa chỉ vật lý được đưa lên bus địa chỉ Trong chế độ MAX, 1 vi mạch S5 phản ánh trạng thái cờ IF; S6 luôn bằng 0 điều khiển bus bên ngoài sẽ khi bê giải mã các tín hiệu trạng thái /S0 /S1 và /S2 để cung cấp các tín hiệu điều khiển bus. tín hi khi bus 26 28 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
Các chân tín hiệu điều khiển: Tín hiệu ALE (Address Latch Enable) là một xung nâng lên mức 1 để báo cho mạch ngoài biết có một địa chỉ hợp lệ ở trên bus → được đưa vào điều khiển một vi mạch mạch chốt ở bên ngoài để tách các bit địa chỉ từ A0 đến A15 ra khỏi đường dây ghép kênh địa chỉ - dữ liệu từ AD0 đến AD15. Tín hiệu /DEN (Data Enable): báo có dữ liệu hợp lệ ở trên bus bởi mức logic 0 → được đưa tới vi mạch đệm dữ liệu trên bus dữ liệu. Tín hiệu M//IO: logic 0 tại đầu ra này báo cho các mạch ngoài biết có địa chỉ thiết bị vào/ra trên bus, mức logic 1 báo rằng có địa chỉ của M trên bus. Tín hiệu DT//R: báo hướng truyền dữ liệu trên bus. Khi DT//R =1 thì bus dữ liệu ở chế độ truyền. Do đó dữ liệu có thể ghi vào M hoặc đưa ra thiết bị vào/ra. Ngược lại, mức logic 0 tại chân DT//R báo hiệu rằng bus đang ở chế độ nhận, dữ liệu đang được đọc ra từ bộ nhớ hoặc dữ liệu được đưa vào từ một cổng vào. Tín hiệu /BHE (Bank Hi h Enable) mức 0 để báo rằng đang truy cập băng cao High của bộ nhớ. Tín hiệu /RD và /WR: báo một chu kỳ đọc hoặc ghi đang được tiến hành. CPU chuyển /WR xuống mức 0 để báo dữ liệu ghi hợp lệ hoặc dữ liệu đưa ra đang ở trên bus. CPU chuyển /RD xuống mức 0 để báo hiệu rằng CPU đang đọc dữ liệu từ bộ nhớ hoặc nhận dữ liệu từ một cổng vào. 29 31 Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY AD0 A0 AD8 A8 2 19 2 19 D0 Q0 D0 Q0 AD1 A1 AD9 A9 3 18 3 18 D1 Q1 D1 Q1 AD2 A2 AD10 A10 4 17 4 17 D2 Q2 D2 Q2 AD3 A3 AD11 A11 5 16 5 16 D3 Q3 D3 Q3 AD4 A4 AD12 A12 6 15 6 15 D4 Q4 D4 Q4 AD5 A5 AD13 A13 7 14 7 14 D5 Q5 D5 Q5 AD6 A6 AD14 A14 8 13 8 13 D6 Q6 D6 Q6 AD7 A7 AD15 A15 9 12 9 12 D7 Q7 D7 Q7 ALE ALE 11 11 LE LE 1 1 OE OE 74HC573 74HC573 A16/S3 A16 AD0 D0 2 19 2 18 D0 Q0 A0 B0 A17/S4 A17 AD1 D1 3 18 3 17 D1 Q1 A1 B1 A18/S5 A18 AD2 D2 4 17 4 16 D2 Q2 A2 B2 A19/S6 A19 AD3 D3 5 16 5 15 D3 Q3 A3 B3 AD4 D4 6 15 6 14 D4 Q4 A4 B4 AD5 D5 7 14 7 13 D5 Q5 A5 B5 AD6 D6 8 13 8 12 D6 Q6 A6 B6 AD7 D7 9 12 9 11 D7 Q7 A7 B7 ALE DT-/R 11 1 LE DIR 1 19 OE G 74HC573 74LS245 30 32 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
Các chân tín hiệu ngắt: Đồng hồ hệ thống: Tín hiệu INTR: đầu vào, có thể được sử dụng bởi một thiết bị ngoài để Thời gian cơ sở cho đồng bộ hoạt báo rằng nó đang cần được phục vụ bởi mức logic 1. Khi yêu cầu ngắt động bên trong và bên ngoài của được nhận biết bởi CPU thì nó báo sự xác nhận cho thiết bị bên ngoài CPU được cung cấp bởi đầu vào CLK với mức logic 0 tại đầu ra /INTA (Interrupt Acknowledge). ở chân số 19. Tín hiệu CLK được tạo ra ở bên ngoài bằng 8284 Tín hiệu vào /TEST: Lệnh WAIT khi thực hiện sẽ tạo ra trạng thái chờ cho bộ vi xử lý nếu có mức logic 1 ở đầu vào /TEST, CPU treo hoạt động của Tần số của tín hiệu tại đầu ra PCLK hi đầ mình và chuyển đến trạng thái nghỉ, CPU không thực hiện lệnh mà bằng một nửa tần số của tín hiệu tại kiểm tra lại mức logic ở đầu vào /TEST cho đến khi nó trở lại mức 0. đầu ra CLK, tần số ở đầu ra OSC Nếu /TEST chuyển đến logic 0, quá trình lại được tiếp tục với lệnh tiếp đúng bằng tần số của dao động theo trong chương trình. /TEST có thể được sử dụng để đồng bộ hoạt th thạch anh. động của 8086 với các vi mạch bên ngoài như 8087 Vi mạch 8284 cũng có thể được kích Đầu vào NMI (Non Maskable Interrupt): mức logic trên NMI chuyển từ một nguồn xung đồng hồ ở bên 0 lên 1, điều khiển được chuyển đến chương trình con phục vụ ngắt ngoài được cung cấp tới chân EFI không che được tại thời điểm hoàn thành sự thực hiện của lệnh đang (External Frequency Input) của chạy. NMI là yêu cầu ngắt có mức logic ưu tiên cao nhất và nó không 8284. Đầu vào F//C để lựa chọn thể che được bằng phần mềm. nguồn xung clock cung cấp cho 8284 là từ thạch anh hay nguồn Đầu vào RESET được sử dụng để thiết lập lại phần cứng cho CPU. xung đồng hồ bên ngoài ở chân EFI. 33 35 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY Chức năng các chân ở chế độ MAX: Các chân mang tín hiệu phục vụ DMA (Direct Memory Access): Giao diện truy cập bộ nhớ trực tiếp của 8086 ở chế độ MIN bao gồm hai tín hiệu HOLD và HLDA. Khi một thiết bị ngoài muốn giành quyền điều khiển bus hệ thống để thực hiện truy cập bộ nhớ trực tiếp, nó báo yêu cầu này cho CPU bằng cách chuyển HOLD lên mức logic 1. CPU sẽ dừng thực hiện chương trình đang chạy và chuyển sang trạng thái cô lập sau bằng cách đặt các chân địa chỉ/dữ liệu và điều khiển ở trạng thái trở kháng cao. 8086 báo cho các thiết bị ngoài rằng nó đang ở trạng thái cô lập bằng cách chuyển đầu ra HLDA của nó lên mức logic 1 và lúc này quyền điều khiển bus được chuyển cho vi mạch điều khiển DMA (vi mạch 8237). 34 36 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY
4. Chu kỳ bus cơ bản của 8086 37 Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY Trả lời các câu hỏi & làm các BT cuối ch chương 2 của Giáo trình. Đọc Chapter 8 – Tài liệu tham khảo số 2. Tài Đọc trước Chương 3 của Giáo trình. 38 40 Faculty of Electronic Engineering Faculty of Electronic Engineering HANOI UNIVERSITY OF INDUSTRY HANOI UNIVERSITY OF INDUSTRY