Công nghệ kiểm tra quét biên

Bài viết đề xuất một phương pháp khống chế và kiểm tra khả năng hoạt động của các chân chip FPGA khi đang hoạt động trong hệ thống điện điện tử dựa trên tiêu chuẩn IEEE 1149.1. Phương pháp sử dụng phần cứng XJLink thông qua nhân IP theo kết cấu quét biên tiêu chuẩn IEEE 1149.1 tích hợp bên trong FPGA thực hiện khống chế và gài lỗi trên một số chân của chip để kiểm tra tính năng của các chân đó mà không cần thực hiện các tác động vật lý hay phải tháo dỡ FPGA ra khỏi bo mạch.

9p gaupanda059 07-11-2024 0 0   Download

Bài viết Phương pháp gài lỗi để kiểm tra chân chip dựa trên công nghệ kiểm tra quét biên và XJLink đề xuất một phương pháp gài lỗi nhanh dựa trên công nghệ kiểm tra quét biên và XJLink để kiểm tra kết nối cũng như khống chế các chân chip giải quyết vấn đề hỏng hóc hệ thống điện tử trong môi trường làm việc phức tạp.

5p vifalcon 18-05-2023 6 4   Download

Trong nghiên cứu này, màng sợi poly (vinyldiene fluoride) (PVDF) có chứa graphene oxide (GO) được chế tạo bằng phương pháp kéo sợi điện trường quay. Đặc trưng hình thái học và đặc trưng hóa học của màng sợi PVDF/GO được kiểm tra dựa trên ảnh hiển vi điện tử quét (SEM) và phổ hồng ngoại biến đổi Fourier (FTIR).

5p vicapital2711 02-08-2019 67 4   Download