intTypePromotion=3
ADSENSE

Thiết kế SOPC

Xem 1-6 trên 6 kết quả Thiết kế SOPC
  • TÓM TẮT: Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp – DMA, nhiều Master…). Kết quả được thử nghiệm trên DSP Development Kit sử dụng FPGA Stratix EP2S60F1020C4 của hãng Altera [1] dùng các phần mềm SoPC Builder,...

    pdf10p nhqkhtn 19-10-2012 91 27   Download

  • Phần cứng gia tốc cho kỹ thuật lượng tử hóa vector (Vector Quantization-VQ) đã được phát triển thành một thành phần nhúng (system on a programmable chip) trong các ứng dụng nén ảnh và nhận dạng ảnh thời gian thực. Ngày nay, với kỹ thuật FPGA (Field Progammable Gate Array) và công cụ SoPC (system on a programmable chip) cho thấy được sự hiệu quả cao trong việc thiết kế các ứng dụng phần cứng gia tốc. Bên cạnh đó, một trong những phương pháp xác suất thống kê, phân tích thành phần chính điều biến trọng số, cho ta thấy sự hiệu quả cao trong các ứng dụng nhận dạng ảnh.

    pdf10p thorthor1234 24-05-2018 17 2   Download

  • Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp – DMA, nhiều Master…). Kết quả được thử nghiệm trên DSP Development Kit sử dụng FPGA Stratix EP2S60F1020C4 của hãng Altera [1] dùng các phần mềm SoPC Builder, NIOS II IDE và Modelism làm môi trường kiểm tra kết quả và tích hợp phần cứng/ phần mềm.

    pdf10p loki1234 24-05-2018 32 1   Download

  • Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp – DMA, nhiều Master…). Kết quả được thử nghiệm trên DSP Development Kit sử dụng FPGA Stratix EP2S60F1020C4 của hãng Altera [1] dùng các phần mềm SoPC Builder,...

    pdf10p namson94 22-07-2012 75 13   Download

  • Nội dung bài báo là thiết kế hệ thống trên một linh kiện logic khả trình (FPGA) dùng cho các ứng dụng xử lý ảnh thời gian thực. Để thực hiện điều này, chúng tôi thiết kế một số bộ gia tốc (Accelerator) để tăng tốc độ xử lý kết hợp với một số kỹ thuật xử lý đặc biệt (như truy xuất bộ nhớ trực tiếp – DMA, nhiều Master…).

    pdf10p phalinh19 22-08-2011 66 10   Download

  • Giới thiệu về Avalon Bus Avalon Bus là một hệ thống giao tiếp đơn giản được Altera thiết kế nhằm giúp người học về FPGA dễ dàng kết nối các thiết bị của hệ thống được thiết kế trong FPGA. Avalon là môt thành phần không thể thiếu trong các hệ thống tích hợp trên một chip khả trình ( SOPC) Avalon được thiết kế để có thể hoạt động ở 2 môi trường là môi trường truyền tốc độ cao, và môi trường ứng dụng ánh xạ bộ nhớ có tốc độ thấp hơn. Tùy vào mỗi ứng...

    pdf13p longmontran 15-01-2010 231 65   Download

CHỦ ĐỀ BẠN MUỐN TÌM

ADSENSE

p_strKeyword=Thiết kế SOPC
p_strCode=thietkesopc

nocache searchPhinxDoc

 

Đồng bộ tài khoản