Thiết kế vi mạch số với HDL

Verilog là một trong hai ngôn ngữ mô tả phần cứng chính (gồm VHDL và Verilog HDL) được người thiết kế phần cứng sử dụng để mô tả, thiết kế các hệ thống số, ví dụ như máy tính hay linh kiện điện tử.Verilog dễ học và dễ sử dụng hơn VHDL. Verilog được chuẩn hoá theo chuẩn IEEE vào năm 1995 và 2001. Verilog rất giống ngôn ngữ C và được giới chuyên môn nghiên cứu, sử dụng nhiều.Verilog HDL có thể được sử dụng để thiết kế hệ thống số ở nhiều mức khác nhau, ví dụ ở...

45p manhgiau2004 09-06-2011 591 145   Download

Bài giảng Thực hành thiết kế vi mạch số với HDL: Bài 1 cung cấp cho người đọc những kiến thức như: Giới thiệu phần cứng KIT DE2; Cách đọc địa chỉ các thiết bị trên KIT DE2; Các bước lập trình và nạp code xuống KIT DE2;...Mời các bạn cùng tham khảo!

24p sdfsdfsdfsfyfgssdfsdjf 23-08-2023 25 7   Download

 Bài giảng Tổng hợp luân lý vi mạch có nội dung giới thiệu đến các bạn một số vấn đề như sau: giới thiệu về thiết kế vi mạch, biến đổi từ các đặc tả ngôn ngữ HDL, quy trình tổng hợp, kiểm tra, kiểm thử các mạch 2 lớp và nhiều lớp. Tài liệu rất hữu ích với các bạn chuyên về điện - điện tử, mời các bạn tham khảo để học tốt hơn.

10p tieppham2 15-05-2015 86 7   Download