intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE

Bài giảng Linh kiện điện tử: Chương 5 - Nguyễn Văn Hân

Chia sẻ: Gió Biển | Ngày: | Loại File: PPT | Số trang:25

296
lượt xem
68
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Bài giảng "Linh kiện điện tử - Chương 5: Transistor hiệu ứng trường (FET)" trình bày các nội dung: Cấu tạo, nguyên lý hoạt động của FET (Field-Effect Transistor), các tham số và đặc tính của FET, phân cực cho FET, sơ đồ tương đương của FET ở chế độ tín hiệu nhỏ, tần số thấp. Mời các bạn cùng tham khảo nội dung chi tiết.

Chủ đề:
Lưu

Nội dung Text: Bài giảng Linh kiện điện tử: Chương 5 - Nguyễn Văn Hân

  1. Chương 5 Transistor hiệu ứng trường (FET) • Cấu tạo, nguyên lý hoạt động của FET (Field-Effect Transistor) • Các tham số và đặc tính của FET NHATRANG UNIVERSITY • Phân cực cho FET • Sơ đồ tương đương của FET ở chế độ tín hiệu nhỏ, tần số thấp
  2. Transistor trường (Field-Effect Transistor) • Là loại linh kiện hoạt động dựa trên hiệu ứng trường để điều khiển độ dẫn điện trong bán dẫn đơn tinh thể NHATRANG UNIVERSITY • Dòng điện chỉ do một loại hạt mang điện sinh ra nên nó còn được gọi là linh kiện đơn cực (unipolar device) • Transistor trường gồm có hai loại: – Nếu cực cửa cách ly với kênh bởi tiếp giáp p-n thì đó là transistor trường cực cửa tiếp giáp JFET – Nếu cực cửa cách ly với kênh bởi lớp oxit kim loại thì đó là transistor trường cực cửa cách ly oxit kim loại (MOSFET); MOSFET lại có hai loại là MOSFET kênh đặt sẵn và MOSFET kênh cảm ứng • Ưu điểm của transistor trường là: mức độ tiêu hao năng lượng thấp, hoạt động tin cậy, ít nhiễu, trở kháng vào rất lớn, trở kháng ra rất nhỏ,…
  3. Transistor trường có cực cửa tiếp giáp (JFET) • Cấu tạo – Trên đế bán dẫn loại n (hoặc p) ta pha tạp hai lớp bán dẫn loại p (hoặc n) có nồng độ cao; lớp bán dẫn loại n (hoặc p) đó gọi là kênh dẫn NHATRANG UNIVERSITY – Hai đầu của kênh dẫn đưa ra hai chân là cực Máng D (Drain) và cực Nguồn S (Source); thường JFET có cấu trúc đối xứng, nên cực D và cực S có thể đổi lẫn cho nhau – Hai miếng bán dẫn ở hai bên được nối với nhau và được đưa ra một chân là cực cửa G (Gate)
  4. Nguyên lý hoạt động JFET • Để JFET hoạt động ở chế độ khuếch đại thì phải phân cực cho nó theo nguyên tắc tiếp giáp p-n luôn phân cực ngược • Xét nguyên lý làm việc của JFET kênh n: NHATRANG UNIVERSITY – Để tiếp giáp p-n phân cực ngược thì UGS0 có tác dụng tạo ra dòng điện đi qua kênh – Dòng điện đi qua kênh (dòng cực máng ID) phụ thuộc vào cả UGS và UDS
  5. Nguyên lý hoạt động JFET • Nếu giữ UGS ở một giá trị cố định, và xét sự phụ thuộc của dòng cực máng ID vào UDS, ta có đặc tuyến ra: ID=f(UDS)|Ugs=const NHATRANG UNIVERSITY
  6. Nguyên lý hoạt động JFET • Khi UGS=0 – Nếu UDS=0, chưa có điện trường cuốn các electron từ S→D, nên ID=0 – Tăng dần UDS>0, tiếp giáp p-n bị phân cực ngược NHATRANG UNIVERSITY mạnh dần, nhưng không đồng đều: phân cực mạnh hơn ở phía D và giảm dần về phía S. Nếu chưa có sự “thắt” kênh, thì điện trở của kênh là không đổi và dòng ID tăng dần – Tiếp tục tăng UDS, đến khi hai lơp tiếp giáp p-n gặp nhau tại một điểm, đó là sự “thắt” kênh→UDS=UDSS (pinch off) – Tiếp tục tăng UDS thì điểm “thắt” sẽ dịch chuyển về phía S, khi đó điện trở của kênh tăng dần, nên ID=IDSS≈const – Tiếp tục tăng UDS thì tiếp giáp p-n bị đánh thủng, JFET không hoạt động được • Khi UGS
  7. Nguyên lý hoạt động JFET NHATRANG UNIVERSITY a. Kênh chưa thắt b. Bắt đầu xảy ra hiện tượng thắt kênh c. Điểm thắt dịch chuyển về phía S
  8. Nguyên lý hoạt động JFET • Họ đặc tuyến ra của JFET NHATRANG UNIVERSITY
  9. Nguyên lý hoạt động JFET • Nếu giữ UDS ở một giá trị cố định, và xét sự phụ thuộc của dòng cực máng ID vào UGS, ta có đặc NHATRANG UNIVERSITY tuyến truyền đạt: ID=f(UGS)|Uds=const
  10. Nguyên lý hoạt động JFET • Cho UDS=const>0 – Nếu UGS=0, lúc này tiếp giáp p-n bị phân cực ngược NHATRANG UNIVERSITY yếu nhất, nên độ rộng của kênh là lớn nhất, do vậy dòng ID là lớn nhất – Nếu giảm UGS
  11. Nguyên lý hoạt động JFET 2 U GS Dòng điện qua JFET/MOSFET: I D I DSS 1 U off NHATRANG UNIVERSITY
  12. Các cách mắc JFET trong mạch khuếch đại • JFET tương tự như một transistor lưỡng cực, với sự tương ứng các cực là: D≡C; S≡E; G≡B, do vậy cũng có các cách mắc trong mạch khuếch đại tương ứng là S- NHATRANG UNIVERSITY chung, D-chung và G-chung (G-chung ít được dùng vì trở kháng vào nhỏ, trở kháng ra lớn)
  13. Phân cực cho JFET • Để JFET làm việc ở chế độ khuếch đại thì phải phân cực cho nó theo nguyên tắc tiếp giáp p-n luôn phân cực ngược NHATRANG UNIVERSITY • Đối với JFET kênh n thì UGS0 • JFET cũng như transistor cũng có các cách phân cực như: phân cực bằng hồi tiếp điện áp, phân cực bằng điện trở phân áp, phân cực bằng dòng cố định…Tuy nhiên các phương pháp này không thực hữu hiệu khi phân cực cho JFET • Phương pháp thông dụng nhất để phân cực JFET là phương pháp tự phân cực (self-bias)
  14. Phân cực cho JFET • Phân cực cho JFET bằng phương pháp tự phân cực U GS I D RS NHATRANG UNIVERSITY UD VDD I D RD Phương trình đường tải một chiều U DS VDD I D RD RS
  15. Phân cực cho JFET • Phân cực cho JFET bằng điện trở phân áp NHATRANG UNIVERSITY Tính dòng điện và điện áp một chiều trên các cực của JFET? Biết UD=7V
  16. Các tham số của JFET ở chế độ tín hiệu nhỏ Độ hỗ dẫn: Biểu thị khả năng điều khiển dòng điện cực máng của điện áp UGS id NHATRANG UNIVERSITY gm u gs U DS const Trong datasheet của JFET thường cho độ hỗ dẫn ở UGS=0V: g0m 2 I DSS gm g0m 1 U GS và g0m U GSoff U off
  17. Các tham số của JFET ở chế độ tín hiệu nhỏ Trở kháng ra: Biểu thị sự ảnh hưởng của điện áp ra với dòng cực máng. u DS ro NHATRANG UNIVERSITY iD U GS const Trở kháng vào: Do tiếp giáp p-n phân cực ngược, nên trở kháng vào rất lớn, khoảng 10-100MΩ, đây là ưu điểm của FET so với BJT uGS ri iG U DS const Điện dung tiếp xúc giữa các cực: Do tiếp giáp p-n phân cực ngược, nên gữa các cực có điện dung của tiếp giáp p-n, giá trị này cỡ vài chục pF, ở tần số thấp có thể bỏ qua
  18. Sơ đồ tương đương của JFET ở chế độ tín hiệu nhỏ, tần số thấp Ở tần chế độ làm việc với tín NHATRANG UNIVERSITY hiệu nhỏ, tần số thấp có thể bỏ qua ảnh hưởng của các tụ tiếp xúc của các cực r’gs: điện trở giữa hai cực G-S r’ds: điện trở giữa hai cực D-S r’gs và r’ds rất lớn nên coi như hở mạch
  19. Transistor trường có cực cửa cách ly (MOS-FET) • Cấu tạo: – Trên đế bán dẫn loại n (hoặc p), người ta pha tạp hai lớp bán dẫn loại p (hoặc n) và đưa ra hai cực D và S – Kênh dẫn nằm dưới cực cửa và nối giữa cực D và S; kênh dẫn NHATRANG UNIVERSITY được cách ly với cực cổng G bởi lớp oxit cách điện (thường là SiO2) – Nếu kênh dẫn hình thành sẵn trong quá trình chế tạo thì ta có loại MOSFET kênh đặt sẵn (Depletion MOSFET: DMOSFET); Nếu kênh hình thành trong quá trình làm việc thì ta có MOSFET kênh cảm ứng (Enhancement MOSFET: EMOSFET)
  20. Transistor trường có cực cửa cách ly (MOS-FET) • MOSFET kênh cảm ứng NHATRANG UNIVERSITY
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

 

Đồng bộ tài khoản
15=>0