M<br />
<br />
CH NG 5: R NG H TH NG CHO V K 8051<br />
BÀI 1: M r ng vào/ra<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
1<br />
<br />
tv n<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
2<br />
<br />
Vi m ch ch t 74373 ho c 74374<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
3<br />
<br />
S<br />
<br />
ghép n i v i 8051<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
4<br />
<br />
Vi m ch PPI 8255A<br />
• 8255A là vi m ch vào/ra (Programmable Peripheral Interface) có th ghép n i v i r t nhi u lo i vi x ,v u khi n. Có 24 I/O:<br />
– – – Có th l p trình riêng r thành 2 nhóm 12 vào/ra Có 3 ch ho ng khác nhau. àn toàn v i chu n TTL.<br />
<br />
•<br />
<br />
• • •<br />
<br />
T cao, cho phép l p xóa bit tr c ti p Enhanced Control Word Read Capability 2.5mA Drive Capability on All I/O Ports<br />
Bài 1: M r ng vào/ra 5<br />
<br />
5: M R NG CHO 8051<br />
<br />
Vi m ch PPI 8255A ( óng v )<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
6<br />
<br />
Vi m ch 8255A (ch c n ng chân)<br />
VCC GND D0-D7 RESET CS RD WR A0-A1 Ngu n c p, +5V GROUND. Nên n i m t t l c kho ng 1uF gi a Vcc v i GND I/O DATA BUS: Bus d li u 2 chi u, 3 tr ng thái, n i v i bus d li u h th ng. RESET: M c “high” trên chân Reset s xó t t t c các c ng là c ng vào. u khi n và<br />
<br />
CHIP SELECT: m c th p trên chân ch n chip s cho phép bus d li u c a 8255A giao ti p v i CPU. READ: m c th u khi cs tr ng thái ho c d li u ra bus d li u. WRITE: m c th u khi n ghi s khi n ho c d li u t bus d li u. u khi n 8255A u khi n 8255A nh n t u<br />
<br />
ADDRESS: Các tín hi a ch , k t h p v i các tín hi u khi c ho c ghi m t trong các c ng ho u khi n c a 8555A. A0 và A1 c n i v i cá a ch th p nh t c a ch h th ng. I/O PORT A: C ng vào và ra 8-bit. Có m ch gi m c cao và gi m c th p.. I/O PORT B: C ng vào và ra 8-bit. Có m ch gi m c cao. I/O PORT C: C ng vào và ra 8-bit. Có m ch gi .<br />
Bài 1: M r ng vào/ra 7<br />
<br />
PA0-PA7 PB0-PB7 PC0-PC7<br />
<br />
5: M R NG CHO 8051<br />
<br />
Vi m ch PPI 8255A (c u trúc)<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
8<br />
<br />
Vi m ch 8255A - Các ch<br />
• • • Mode 0 (vào/ra Thi t l p m i c ng là c ng vào ho Không yêu c u b t tay, d li c ng. Mode 0 thi t l p:<br />
– – – – –<br />
<br />
ho t<br />
n).<br />
<br />
ng<br />
<br />
n. c ho c ghi v i<br />
<br />
Hai c ng 8-bit (PA và PB) và hai c ng 4-bit (PCL và PCH) M i c ng có th và vào ho c ra C ng ra có ch t Vào không có ch t Có th thi t l p 16 c u hình vào/ra<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
9<br />
<br />
Vi m ch 8255A - Các ch<br />
• • •<br />
<br />
ho t<br />
<br />
ng<br />
<br />
Mode 1 - (Vào/ra có b t tay). Thi t l p ch ào/ra d li u t m t c ng v i các tín hi u b t tay. Port A và port B dùng các tín hi phát ho c nh n các tín hi u b t tay. Mode 1 thi t l p:<br />
– – – – Hai nhóm (Group A và Group B) M i nhóm g m m t c ng 8-bit và m t c u khi n 4-bit . C ng 8-bit có th là c ng vào ho c c ng ra. C vào và u có ch t. C ng 4c dù u khi n và báo tr ng thái c a c ng 8bit.<br />
<br />
5: M R NG CHO 8051<br />
<br />
Bài 1: M r ng vào/ra<br />
<br />
10<br />
<br />