Bài giảng Vi điều khiển: Chapter 1 - Ngô Như Khoa

Chia sẻ: Năm Tháng Tĩnh Lặng | Ngày: | Loại File: PDF | Số trang:26

Thêm vào BST

Báo xấu

119
lượt xem 16
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Chapter 1 của bài giảng Vi điều khiển giới thiệu về họ Vi điều khiển 8051. Nội dung chính trong chương này gồm có: Hệ mạch vi điều khiển 8051, giới thiệu về 8051, họ vi điều khiển 8051, một số dòng 8051 (8051 clones), kiến trúc của 8051, các chân ra của 8051,... Mời các bạn cùng tham khảo.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài giảng Vi điều khiển: Chapter 1 - Ngô Như Khoa

Giới thiệu họ Vi điều khiển 8051 Microcontroller Chapter 1 Ngo Nhu Khoa Department of Computer Engineering DCE ThaiNguyen University of Technology
1.Hệ mạch vi điều khiển 8051 10/1/2005 2 DCE
2. Giới thiệu về 8051 z 8 bit Micro -Controller z Vi xử lý và các thiết bị ngoại vi z IO Ports (P0, P1, P2, P3) z Cổng nối tiếp z Bộ điều khiển ngắt z Bộ nhớ dữ liệu RAM z Bộ nhớ mã lệnh và dữ liệu ROM/Flash z Các bộ định thời/ bộ đếm (T0 và T1) z More (vendor dependant) z Low-cost 10/1/2005 3 DCE
3. Họ vi điều khiển 8051 z Phiên bản sớm nhất và phổ biến nhất của bộ vi điều khiển là Intel MCS-51 được giới thiệu vào năm 1981. z Các tính năng chung: – 8-bit processor – 4 cổng I/O, mỗi cổng có độ rộng 8bits – Tối đa 64K ROM nội (thường sử dụng 0k đến 4k) – Tối đa 64K bộ nhớ dữ liệu ngoài – Tối đa 64K bộ nhớ mã lệnh ngoài – 2 bộ định thời, 1 cổng nối tiếp – 128 bytes RAM nội – Hoạt động ở nhiều tốc độ khác nhau, khoảng 12MHz z Các dòng khác nhau có thể khác nhau về bộ nhớ nội, số bộ định thời, ... 10/1/2005 4 DCE
4. Một số dòng 8051 (8051 clones) z 8031 – No on-chip ROM z 8751 – With on-chip EPROM z 8052 – 8051 with 128 bytes extra RAM, extra 16 bit timer, additional SFRs to use the timer z Atmel AT89C51 – With on-chip Flash ROM z Dallas Semiconductor DS5000 – On-chip NV-RAM and In system programmable via serial-port z Philips Corp. z 8051 cores from FPGA vendors – Xilinx, Altera, etc z 8051 with programmable logic – Triscend etc 10/1/2005 5 DCE
5. Kiến trúc của 8051 10/1/2005 6 DCE
6. Các chân ra của 8051 z Power - Vcc, Vss z Reset - RST z Crystal - XTAL[1,2] z I/O Port z P0[7;0], P1[7:0], P2[7:0], P3 z P3 is shared with control lines z Serial I/O RxD, TxD, z external interrupts INT0, INT1 z Counter control T0, T1 10/1/2005 7 DCE
6.1. Giao tiếp với thiết bị ngoài z EA - External Access (nối mức thấp khi sử dụng bộ nhớ ngoài) z ALE - Address Latch Enable z PSEN – Program Store Enable z WR – Write Enable z RD – Read Enable z P0 và P2 được sử dụng là bus địa chỉ và bus dữ liệu: – P0 sử dụng cho 8 bit thấp của bus địa chỉ và dùng làm bus dữ liệu – Sử dụng cơ chế dồn Bus z A[15:0] – Address bus z AD[7:0] – Data Bus 10/1/2005 8 DCE
6.2. Tạo xung đồng hồ cho 8051 z 8051 có 1 bộ dao động nội z Cần phải có thêm 1 bộ dao động thạch anh ngoài z Sơ đồ kết nối chuẩn như hình vẽ z Bộ dao động thạch anh quyết định tần số làm việc của 8051 10/1/2005 9 DCE
6.3. Mạch tạo tín hiệu Reset z Chân vào RESET được kích hoạt ở mức cao z Khi RESET được lập ở mức cao, 8051 sẽ được đặt trở lại ở chế độ bắt đầu bật nguồn (power on state) z Tín hiệu Reset được tạo ra khi bắt đầu bật nguồn z Bấm phím PB sẽ tạo nên tín hiệu RST z Tín hiệu RST phải được giữ ở mức cao ở khoảng thời gian tối thiểu là 2 chu kỳ máy 10/1/2005 10 DCE
6.4. Tách Bus địa chỉ của 8051 z ALE–Address Latch Enable z 8051 điều khiển nó ở mức cao khi tín hiệu địa chỉ đã hữu hiệu trên các chân AD[7,0] z ALE được sử dụng như là tín hiệu “Enable” cho mạch chốt ngoài (74LS573 hoặc 74LS373) z P0 và P2 không thể truy xuất như là các cổng vào ra khi kết nối với bộ nhớ ngoài 10/1/2005 11 DCE
7. Các hệ thống nhúng z Các hệ thống số mà chỉ thực hiện một nhiệm vụ chuyên biệt z Tính hiệu quả z Hệ thống sử dụng vi điều khiển + phần mềm z Phần mềm nhúng – Mã lệnh nhỏ (kb thay vì Mb) – Thường sử dụng ngôn ngữ Assembly – Có thể sử dụng các ngôn ngữ lập trình bậc cao, khi đó cần có các công cụ biên dịch, bộ gỡ rối đặc biệt 10/1/2005 12 DCE
8. Hệ đếm 16 z 1000 1010 0011 1111b = 8A3FH z Các phép tính số học trên hệ 16 được ứng dụng để tính toán các địa chỉ trong các lệnh nhảy z Phép cộng hệ 16 – Tương tự như phép cộng hệ 10, với giá trị nhớ 1 khi tổng 2 chữ số bằng 16 z Phép trừ hệ 16 – Nếu số trừ nhỏ hơn số bị trừ thì thực hiện như phép trừ thông thường – Ngược lại, hoán đổi các toán hạng, sau đó tìm số bù 2 của kết quả. 10/1/2005 13 DCE
9. Các mạch logic z Các cổng logic – Inverter, AND, OR, XOR, NAND, NOR, Tri-state buffer z Các mạch giải mã - Decoders – Được sử dụng để giải mã địa chỉ z Các phần tử dãy - Sequential elements – Được sử dụng cho việc tách các tín hiệu địa chỉ/dữ liệu, các bộ chốt, ... – Flip-flops, các bộ chốt – Các bộ trigơ tác động cạnh và tác động mức z Các phần tử rời rạc – TTL devices (74xxx series), CMOS devices (CD4000, 74C etc) – Các thiết bị tuyến tính (khuếch đại (Op-amps), ổn áp (regulators), vv) 10/1/2005 14 DCE
9. Các mạch logic 10/1/2005 15 DCE
9. Các mạch logic_ D Flip-Flop D Flip-flop with Rising-edge Trigger: Q+ = D 10/1/2005 16 DCE
9. Các mạch logic_ J-K Flip-Flop Clocked J-K Flip-flop: Q+ = JQ' + K'Q 10/1/2005 17 DCE
9. Các mạch logic_ T Flip-flop Clocked T Flip-flop: Q+ = QT' + Q'T = Q ⊕T 10/1/2005 18 DCE
9. Các mạch logic _ S-R Latch S-R Latch: Q+ = S + R'Q 10/1/2005 19 DCE
9. Các mạch logic_ D Latch Transparent D Latch 10/1/2005 20 DCE