Bài thảo luận đề tài: Giao tiếp có thể lập trình 8250

Chia sẻ: Hiepkhach109 | Ngày: | Loại File: DOC | Số trang:13

Thêm vào BST

Báo xấu

237
lượt xem 34
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Để thực hiện được các phương thức truyền một cách cụ thể, các nhà chế tạo đã cung cấp một loạt các IC chuyên dùng, các IC này chính là phần cứng vật lí trong một hệ thống thông tin Các IC đều là các vi mạch có thể lập trình được. Đầu tiên lập trình chế độ hoạt động mong muốn bằng cách ghi một byte có nghĩa và thanh ghi chế độ mode register.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Bài thảo luận đề tài: Giao tiếp có thể lập trình 8250

BÀI THẢO LUẬN MÔN TRUYỀN SỐ LIỆU NHÓM 2 Giảng viên: Châu Thanh Phương Danh sách thành viên trong nhóm: 1.NGUYỄN XUÂN THẮNG 2.BÙI VĨNH TIẾN 3.NGUYỄN DUY TRUNG 4.NGUYỄN VĂN NHÂN 5.HOÀNG VĂN MINH Đề tài: Giao tiếp có thể lập trình 8250. Nội dung tìm hiểu: Giới thiệu chung 1.Phối ghép CPU với mạch truyền thông tin nối tiếp 8250. 2. Mô tả cấu hình cơ bản của 8250. 3 . Giao tiếp bus. 4.Xung đồng hồ và sự định thời . 5. Cấu trúc bên trong và hoạt động của 8250 . 5.1 . Sơ đồ cấu trúc bên trong và hoạt động . 5.2. Thanh ghi và sự hoạt động của một số thanh ghi trong 8250.
5.2.1. Thanh ghi điều khiển đường truyền LRC ( Line Control Register ). 5.2.2 . Thanh ghi trạng thái đường truyền LSR ( Line Status Register ). 5.2.3. Thanh ghi nhận dạng ngắt quãng IIR (Interrupt Identification Register). 5.2.4 . Thanh ghi cho phép ngắt quãng IER (Interrupt Enable Register). 5.2.5 . Thanh ghi điều khiển modem MCR ( Modem Control Register ). 5.2.6 .Thanh ghi trạng thái modem MSR ( Modem status Register ). 5.2.7. Thanh ghi đệm truyền THR ( Transmitter Holding Register ). 5.2.8.Thanh ghi đệm nhận RBR ( Receiver buffer Register). 6 .Kết luận BÀI LÀM: Giới thiệu chung Để thực hiện được các phương thức truyền một cách cụ thể, các nhà chế tạo đã cung c ấp một loạt các IC chuyên dùng, các IC này chính là phần c ứng vật lí trong m ột h ệ th ống thông tin Các IC đều là các vi mạch có thể lập trình được. Đầu tiên l ập trình ch ế đ ộ ho ạt đ ộng mong muốn bằng cách ghi một byte có nghĩa và thanh ghi chế độ mode register. Sau đó ghi tiếp byte điều khiển vào thanh ghi lệnh command register để vi mạch theo đó mà hoạt động. Tên tổng quát của hầu hết các IC này là: - UART (Universal Asynchronous Receiver Transmitter) USRT (Universal Synchronous Receiver Transmitter):mạch này đồng b ộ thiên h ướng - ký tự. USART có thể hoạt động theo UART hay USRT tuỳ chọn - BOPs (Bit-Oriented Protocol circuits) mạch này đồng bộ thiên hướng bit - UCCs (Universal Communication Control circuits) có th ể lập trình cho c ả 3 lo ại trên - (UART,USRT hay BOPs) Trong hầu hết các máy vi tính cá nhân (PC) hoạt động dựa trên các thế hệ vi xử lý từ 8088 cho đến 80X86 người ta sử dụng vi mạch 8250 để điều khiển việc truyền và nhận số liệu giữa các máy vi tính với các thiết bị ngoại vi và v ới các máy vi tính khác .8250 là m ột vi m ạch giao diện không đồng bộ có lập trình, và có các chức năng chính của vi mạch: Chuyển đổi tín hiệu song song đi từ bộ xử lý của máy tính thành tín hi ệu n ối ti ếp đ ể - truyền ra khỏi máy tính và ngược lại.
Bổ xung các bit: bắt đầu, chẵn lẻ, dừng, vào m ỗi kí tự để hình thành khung truy ền và l ấy - ra những bit đó từ các kí tự nhận được. Duy trì tình trạng các bit riêng biệt được phát ra với tốc độ truyền d ữ li ệu thích h ợp, tính - toán các bit chẵn lẻ trên các kí tự nhận và truyền, đ ồng th ời thông báo cho h ệ th ống bi ết b ất kì một sai sót nào đã được phát hiện. Thiết lập các tín hiệu bắt tay phần cứng thích hợp và thông báo tr ạng thái c ủa các m ạch - đó. Để thực hiện các chức năng kể trên, UART có các giao tiếp chính sau: - Giao tiếp với hệ thống bus vào/ra của CPU Giao tiếp với tín hiệu đồng hồ hệ thống Giao tiếp với cổng nối tiếp theo chuẩn RS232C 1.Phối ghép CPU với mạch truyền thông tin nối tiếp 8250. - Việc truyền thông giữa các bộ phận gần nhau trong h ệ th ống vi x ử lí có th ể th ực hiện thông qua bus song song mở rộng hoặc qua các mạch ph ối ghép song song ,trong đó các byte được chuyển từ bộ phận này sang b ộ ph ận khác trên m ột t ập các đường dẫn bằng các mạch in hoặc dây cáp .Nhưng khi các b ộ phận ở cách xa nhau thì truyền vậy không hiệu quả do đó ta truyền thông tin n ối tiếp . Truyền thông tin nối tiếp : ở đầu phát ,dữ li ệu dưới dạng song song đ ầu tiên đ ược chuyển thành dữ liệu dạng nối tiếp ,tín hiệu n ối ti ếp sau đó đ ược truy ền đi liên ti ếp từng bit trên một đường dây .Ở đầu thu tín hiệu n ối ti ếp được s ẽ đ ược bi ến đ ổi tái t ạo lại thành dạng tín hiệu song song thích hợp cho vi ệc xử lí ti ếp theo . Có 2 phương pháp truyền thông tin theo ki ểu n ối ti ếp là :truy ền đ ồng b ộ và - truyền không đồng bộ(dị bộ) . + Truyền đồng bộ dữ liệu được truyền theo từng mảng (khối ) với m ột t ốc đ ộ nhất định. + Truyền không đồng bộ :Dữ liệu được truyền đi theo t ừng bit . Kí t ự c ần truy ền đi được gắn thêm một bit đánh dấu ở đầu để báo bắt đầu kí t ự (start ) và 1 ho ặc 2 bit đánh dấu ở cuối để báo kết thúc kí tự . 2. Mô tả cấu hình cơ bản của 8250. Là một vi mạch không đồng bộ thiên hướng kí tự . Vi mạch 8250 là một UART được sử dụng rộng rãi trong các máy IBM PC . Mạch 8250 có 3 tín hiệu chon vỏ để tạo điều kiện thu ận l ợi cho ng ười s ử d ụng thu ận
lợi trong việc giải mã địa chỉ cơ bản .Các chân A0 ,A1 ,A2 giúp ta ch ọn ra các thanh ghi bên trong UART . XTAL là các chân để cắm thạch anh dùng cho mạch dao đ ộng bên trong c ủa 8250 .Nếu đưa tín hiệu đồng hồ chuẩn từ bên ngoài thì đ ưa xung đ ồng h ồ vào chân XTAL1 và bỏ lửng chân XTAL2 . 3 . Giao tiếp bus. Từ sơ đồ cấu trúc cơ bản bên trong ta khái quát các giao tiếp bus : Đệm dữ liệu hai chiều 3 trạng thái (D0 - D7) : là c ửa ngõ trao đ ổi d ữ li ệu - song song , các từ điều khiển , và từ trạng thái với CPU. DISTR,DISRT (Data Input Strobe ): tín hi ệu h ướng vào ch ọn đ ọc thông tin t ừ - 8250 , sử dụng một trong hai đường.
DOSTR, DOSTR (Data Output Strobe ) : tín hi ệu h ướng vào ch ọn ghi thông - tin ra 8250 , dùng một trong hai đường. A0, A1,A2 : tín hiệu nhập, là địa chỉ dùng để ch ọn các thanh ghi bên trong - 8250. Sự phân bố các địa chỉ tương ứng được tình bày trong b ảng 3.2. CS0, CS1, CS2 : cho phép 8250 hoạt động khi CS0=0, CS1= 1và CS2=0. - ADS (Address Strobe ) khi ở mức logic 0 cho phép thi ết đ ặt đ ịa ch ỉ A0, A1 - ,A2 và các CS, cho các tín hiệu này ổn định trước khi sử d ụng. MR (Master Reset) ): khi ở mức logic 1 đưa 8250 về trạng thái ban đ ầu. - INTRPT : là ngõ xuất yêu cầu ngắt quãng về CPU. Tín hi ệu này lên m ức - logic 1 khi xảy ra một trong bôn loại ngắt quãng mà 8250 có th ể phát ra : có cờ lỗi ở mức tích cực do số liệu nhị phân bị sai ; nh ận s ố li ệu t ốt; b ộ đ ệm truyền không còn số liệu để truyền; có thay đ ổi trạng thái trên các đ ường tín hiệu điều khiển modem. CSOUT (Chip Select Output) : khi ở mức logic 1 báo cho bi ết 8250 đã đ ược - chọn. DDIS (Driver Disable ) :ở mức logic 0 khi CPU đang đ ọc 8250. - Bảng phân bố địa chỉ chọn: DLAB A2 A1 A0 Thanh ghi Đệm nhận RBR / Đệm truyền THR 0 0 0 0 Cho phép ngắt IER 0 0 0 1 Nhận dạng ngắt IIR X 0 1 0 Điều khiển đường dây LCR X 0 1 1 Điều khiển modem MCA X 1 0 0 Trạng thái đường dây LSR X 1 0 1 Trạng thái modem MSR X 1 1 0 X 1 1 1 Không dung Cài byte thấp cho số chia ( Divisor Latch) 1 0 0 0 Cài byte cao cho số chia 1 0 0 1
4. Xung đồng hồ và sự định thời . Tần số xung đồng hồ của 8250 có thể được lấy từ một tín hi ệu bên ngoài hoặc do một mạch dao động bên trong tạo ra nhờ nối với th ạch anh. Các tần số này xác định ở chân XTAL1, sau đó qua m ột m ạch chia t ần ( có thể lập trình được ) để tạo ra một tần số tín hiệu đ ồng h ồ ch ủ. T ần s ố này cao hơn tốc độ baud chọn 16 lần. Tín hiệu đồng hồ chủ được dùng để điều khiển mạch phát bên trong 8250 sao cho mạch phát và mạch thu có thể làm việc theo nh ững t ần s ố khác nhau. Tần số tín hiệu đồng hồ chủ này được đưa ra ở chân BAUDOT, nếu chọn tần số đồng hồ khác cho mạch thu thì đưa vào các chân RCLK, còn n ếu dùng cùng tần số thì nối hai chân này lại với nhau. Cũng có th ể x ử lý t ại t ần s ố đ ồng hồ chủ để tạo ra tần số xung đồng hồ cho mạch thu. 5. Cấu trúc bên trong và hoạt động của 8250 . 5.1 . Sơ đồ cấu trúc bên trong và hoạt động . Hoạt động của 8250 được điều khiển bởi các thành phần đi ều khi ển và h ỗ tr ợ điều khiển gồm các thanh ghi . Các thanh ghi : + Thanh ghi điều khiển đường truyền LCR (Line Control Register). + Thanh ghi trạng thái đường truyền (Line Status Register ). + Thanh ghi nhận dạng ngắt quãng IIR ( Interrupt Identification Register). + Thanh ghi cho phép ngắt quãng IER (Interrupt Enable Register). + Thanh ghi điều khiển modem MCR (Modem Control Register). + Thanh ghi đệm truyền THR (Transsmitter Holding Register) . Thanh ghi đệm nhận RBR (Receiver Buffer Register). +
Cơ chế hoạt động : Vi mạch 8250 được điều khiển bằng các lệnh vào ra c ủa b ộ vi x ử lý ,truy ền d ữ liệu điều khiển cho các thanh ghi bên trong vi mạch có đ ịa ch ỉ I/O t ừ 3f8 đ ến 3fe ( trong máy vi tính ) bằng các tín hiệu điều khiển ch ọn mạch nh ư : CS ,IOR, IOW.. và các đ ịa chỉ từ A0 - A2 để chọn các thanh ghi cuả 8250 . - Các lệnh Vào (IN ): + Ðọc trạng thái của các thanh ghi trạng thái c ủa vi m ạch . + Ðọc dữ liệu nhận được từ đường truyền .
-Các lệnh Ra (OUT) : + Thiết lập trạng thái ,điều khiển chế độ hoạt động của vi mạch: ch ọn tốc đ ộ truyền (nhận ),cấu trúc khung số liệu ( số bit dừng , bit chẵn l ẻ ..) + Ðặt chế độ ngắt . + Ðưa ra dữ liệu . Vùng dữ liệu của BIOS chứa một danh sách lên đ ến 4 đ ịa ch ỉ c ơ s ở c ổng COM .Suốt quá trình POST ,BIOS kiểm tra và khởi tạo cổng COM1 và COM2. + Bộ điều hợp cổng COM1 giải mã các cổng 3F8h đến 3FFh. + Bộ điều hợp cổng COM2 giải mã các cổng 2F8h đến 2FFh . 5.2. Thanh ghi và sự hoạt động của một số thanh ghi trong 8250. 5.2.1. Thanh ghi điều khiển đường truyền LRC ( Line Control Register ). Thanh ghi này còn có tên gọi là thanh ghi đ ịnh khuôn d ạng d ữ li ệu vì nó quy ết định khuôn dạng của dữ liệu truyền trên đường dây . DLAB SB Stick EP PEN Stop DL1 DL0 Trong đó: + DLAB (Divisor Access bit): 1= lập trình t ốc đ ộ truyền/nh ận ,0= l ập trình khuôn dạng dữ liệu . + SB (Set break ) : 1=ngõ SOUT xuống mức th ấp , các bít k ế ti ếp không còn ý nghĩa . +Stick Parti : chọn mức lô gic cho mức ki ểm tra ch ẵn lẻ ; 1= ch ọn m ức 0 cho parti chẵn. +EP ( Even Parti ) :1=dùng để kiểm tra chẵn ;0=dung ki ểm tra l ẻ . + PEN (Parti Enable ) : 1=dung kiểm tra chẵn lẻ ; 0=không dùng ki ểm tra ch ẵn l ẻ.
+ Stop : định lượng số bit STOP ; 0= 1 bit STOP ;1 = 3/2 bít STOP n ếu s ử d ụng 5 bit dữ liệu ; 2 bit STOP nếu dùng 6,7 hay 8 bit d ữ liệu. + DL1 Và DL0 (Data Length ) : chỉ định số bít dữ liệu sử d ụng trong frame d ữ liệu . 00= 5 bit ; 01 = 6 bit ;10 = 7 bit ;11 = 8 bit . Lưu ý: Việc quy định số bit STOP không những phụ thu ộc vào giá tr ị bit stop mà còn phụ thuộc vào độ dài mã kí tự . Hoạt động của 8250 được đồng bộ bởi xung đòng h ồ t ần s ố XTAL1,th ường - là 1,8432 MHz hoặc 3,072 MHz .Tần số này sẽ được chia cho m ột s ố chia 16 bit để tạo ra tần số đồng hồ chủ điều khiển các bộ phận truyền và thu.Tần số đồng hồ chủ này sẽ được chia tiếp cho 16 để tạo ra t ốc độ baud. Tốc độ baud =tần số đồng hồ /(16 * số chia ) . 5.2.2 . Thanh ghi trạng thái đường truyền LSR ( Line Status Register ). Thanh ghi này cho biết trạng thái của vi ệc truy ền tín hi ệu trên đ ường dây ra sao.Các tín hiệu THRE,BI,FE,PE,OE,DR đều có thể là các nguyên nhân gây ra ng ắt nếu các bit cho phép tương ứng trong thanh ghi IER đ ược l ập. 0 TSRE THRE BI FE PE OE DR Ý nghĩa các bit của thanh ghi trạng thái đường dây : + TSRE (Transmitter Shift Register Empty:thanh ghi d ịch phát r ỗng) :khi có giá tr ị 1 cho biết dữ liệu đã được dịch hết ra đường dây.Bit này b ị xóa v ề 0 khi có m ột ký tự được chuyển từ THR -> TSR . + THRE (Transmitter Holding Register Empty: thanh ghi d ữ phát r ỗng) :Khi có giá trị 1 cho biết 8250 sẵn sàng nhận ký t ự m ới t ừ CPU .Bit này lên 1 do s ự chuyển dữ liệu từ THR sang TSR và gây ra loại ng ắt quãng báo đ ệm truy ền rỗng cho CPU .Bit THRE =0 khi CPU xuất ký tự mới ra 8250 (ra thanh ghi THR). + BI (Break interrupt :có sự gián đoạn trong khi truy ền) :b ằng 1 khi ngõ SIN (Serial input) bị kéo xuống mức thấp (mức 0) lâu hơn khoảng th ời gian c ủa m ột frame .Bit này lên 1 gây ra ngắt quãng loại báo l ỗi nh ận gi ữ li ệu b ị sai . + FE (Framing Error: lỗi khung):bằng 1 khi số bit stop không đúng nh ư đã l ập trình ,bit này bị xóa khi CPU đọc thanh ghi LSR . + PE (Parity Error:lỗi parity )bằng 1 khi có l ỗi ki ểm tra ch ẵn l ẻ,bit này b ị xóa khi CPU đọc thanh ghi LSR.
+ OE( Overrun Error :lỗi do thu đè ):b ằng 1 có hi ện t ượng thu đè hay b ị m ất kí t ự (nghĩa là kí tự mới đến xóa ký tự cũ chưa kịp nạp vào CPU). + DR (Data Ready) : bằng 1 khi 8250 vừa nhận đủ một ký t ự .Bit DR b ị xóa v ề 0 khi CPU đọc dữ liệu hoặc do thao tác ghi 0 ngay t ại bit này . + 0 :Bit này không được sử dụng và luôn được đặt giá trị lôgic 0 . 5.2.3. Thanh ghi nhận dạng ngắt quãng IIR (Interrupt Identification Register). Thanh ghi này chứa mã mức ưu tiên cao nhất của yêu cầu ng ắt (t ại chân INTRPT của 8250 ) đang chờ được phục vụ.Do vậy khi cần xử lí các yêu c ầu ng ắt theo ki ểu thăm dò CPU chỉ cần đọc bit INTR của thanh ghi này đ ể bi ết là có yêu c ầu ng ắt và kiểm tra các bit IT1,IT0 để xác định nguồn gốc của yêu cầu ngắt. Sauk khi UART bị reset ,chỉ có yêu cầu ngắt có mức yêu tiên s ố 1 s ẽ đ ược ph ục vụ . 0 0 0 0 0 IT1 IT0 INTR Ý nghĩa của các bit: + INTR =0 cho biết đang có ngắt quãng chờ. + IT1 và IT0 :chỉ loại ngắt quãng : 1 1 = việc thu có lỗi hay trạng thái đường dây (BIT (IT1)=1 và Bit (IT0 =1)) . 1 0 =nhận giữ liệu tốt . 0 1 =bộ đệm truyền rỗng . 0 0 =trạng thái modem . 5.2.4 . Thanh ghi cho phép ngắt quãng IER (Interrupt Enable Register). Thanh ghi này dùng để cho phép / cấm các nguyên nhân gây ng ắt khác nhau, trong khi 8250 hoạt động , có thể tác động được t ới CPU thông qua chân INTR c ủa UART .Mỗi bít trong các bit MS,RLS,THRE,DA ở m ức cao s ẽ cho phép các hi ệ t ượng tương ứng với các bit đó được đưa ra yêu cầu ngắt đối với CPU . Biểu diễn thanh ghi IER :
0 0 0 0 MS RLS THRE DA Ý nghĩa của các bit trong thanh ghi IER : - + MS (Modem Status ) :bằng 1 cho phép ngắt quãng lo ại tr ạng thái modem . + RLS (Receiver Lina Statu : Trạng thái đường dây nhận) :bằng 1 cho phép ngắt quãng loại lỗi nhận hay trạng thái đường dây . + THRE(Transmitter Holding Register Empty) :bằng 1 cho phép ng ắt quãng lo ại đệm truyền rỗng. + DA (Data Available :dữ liệu có sẵn):bằng 1 cho phép ngắt quãng lo ại nh ận d ữ liệu tốt . 8250 thích hợp với cơ chế ngắt quãng(interrupt) h ơn c ơ ch ế quét (polling) b ởi - vì : + 8250 chỉ có một vùng đệm duy nhất giữa thanh ghi RSR và bus d ữ li ệu ,do đó khi ta quét lien tục các ký tự xuất hiện trên bus vào thì s ẽ b ị ch ồng l ấp lên ký t ự cũ chưa đọc , để làm việc tốt theo cơ chế quét thì phải có tối thiểu hai vùng đệm tổ chức theo kiểu hàng đợi . + 8250 có sẵn các thanh ghi IER và IIR ở trên để s ử d ụng cho c ơ ch ế ng ắt quãng . Đa số các phần mềm truyền sô liệu qua cổng RS-232 và UART 8250 đ ều ch ọn - cơ chế ngắt quãng .UART 8250 sẽ tạo tín hiệu INTRPT đ ến CPU đ ể yêu c ầu ph ục vụ khi có một trong bốn sự kiện sau xảy ra : + Sự kiện nhận về sai và trạng thái đường dây RLS:x ảy ra khi đ ường dây b ị gián đoạn , nhận một ký tự trước khi đọc một ký tự đó ; ký t ự nh ận b ị sai,không tìm thấy bit stop . + Sự kiện nhận được một ký tự đến RDA :xảy ra khi nhận một ký tự vào thanh ghi đệm nhận RBR. + Sự kiện bộ đệm truyền rỗng THRE:xảy ra khi thanh ghi THR r ỗng ,cho bi ết sẵn sàng nhận tiếp kí tự mới từ CPU. + Sự kiện giao tiếp với modem MS:xảy ra khi thanh ghi modem có CTS ho ặc DSN,hoặc RI,hoặc RLSD cài ở mức tích cực . 5.2.5 . Thanh ghi điều khiển modem MCR ( Modem Control Register ).
Hay thanh ghi điều khiển các tín hiệu ra của modem vì nó cho phép ta đi ều khiển các tín hiệu tại các chân DTR và RTS của UART. 0 0 0 LOOP OUT2 OUT1 RTS DTR Trong đó: + LOOP :bằng 1 chon chế độ kết nối vòng ngược để kiểm tra .Lúc đó SOUT=1 ,SIN bị cách li với bên ngoài .Đầu ra c ủa thanh ghi d ịch truy ền n ối v ới đầu vào của thanh ghi dịch nhận.Các ngõ xuất điều khi ển modem n ối vòng l ại các ngõ nhập theo các cặp tương ứng sau: RTS ->CTS ,DTR->DSR ;RLSD và OUT2->RI . + OUT2=1 làm ngõ OUT2 xuống 0. + OUT1=1 làm ngõ OUT1 xuống 0. + RTS =1 làm ngõ RTS xuống 0 . +DTR =1 làm ngõ DTR xuống 0. 5.2.6 .Thanh ghi trạng thái modem MSR ( Modem status Register ). Thanh ghi này được gọi là thanh ghi trạng thái vì nó cho bi ết tr ạng thái hi ện th ời của các tín hiệu điều khiển modem từ đường dây. Dạng thức của thanh ghi MSR như sau: RLSD RI DSR CTS DRLSD DRI DDSR DCTS Ý nghĩa các bit trong thanh ghi: + RLSD =1 cho biết ngõ nhập RLSD đang ở mức 0. +RI =1 cho biết ngõ nhập RI đang ở mức 0. + DSR =1 cho biết ngõ nhập DSR đang ở mức 0. + CTS=1 cho biết ngõ nhập CTS đang ở mức 0 . + DRLSD (Delta RLSD) =1 ngõ RLSD đã thay đ ổi tr ạng thái k ể t ừ l ần đ ọc tr ước . +DRI(Delta RI)=1 ngõ RI đã thay đổi trạng thái k ể từ l ần đ ọc tr ước .
+ DDSR(delta DSR) =1 ngõ DSR đã thay đổi trạng thái k ể t ừ l ần đ ọc tr ước . + DCTS(Delta CTS)=1 ngõ CTS đã thay đổi trạng thái k ể t ừ l ần đ ọc tr ước . 5.2.7. Thanh ghi đệm truyền THR ( Transmitter Holding Register ). Kí tự cần phát đi phải được ghi từ CPU vào thanh ghi này trong khi bit DLAB=0. Sau đó sau khi truyền 8250 lấy ký tự từ đây ,đóng khung cho nó nh ư đã đ ịnh và đ ưa từng bit ra chân SOUT. 5.2.8.Thanh ghi đệm nhận RBR ( Receiver buffer Register). Khi 8250 nhận được một ký tự qua chân SIN ,nó tháo b ỏ khung cho ký t ự và gi ữ ký tự tai thanh ghi đệm thu để CPU đ ọc .CPU ch ỉ đ ọc đ ược ký t ự trong thanh ghi khi bit DLAB=0 . 6 .Kết luận Quá trình lập trình làm thay đổi các bit trong 8 thanh ghi đ ược mô t ả trên , cho phép ta điều khiển vi mạch 8250 hoạt động trao đ ổi d ữ liệu v ới CPU và các thi ết b ị ngoại vi khác đồng thời vẫn có thể kiểm tra trạng thái của nó . Nh ư vậy vi m ạch 8250 là một vi mạch điều khiển giao diện không đ ồng b ộ có kh ả năng đi ều khi ển quá trình truyền và chuyển đổi dữ liệu dựa trên cơ sở lập trình được .