intTypePromotion=1
zunia.vn Tuyển sinh 2024 dành cho Gen-Z zunia.vn zunia.vn
ADSENSE
 » 
 » 

Báo cáo thí nghiệm điện tử tương tự-Bài 4 : Mạch ghép đa tầng

Chia sẻ: Phan Thi Ngoc Giau | Ngày: | Loại File: PDF | Số trang:10

Thêm vào BST
Báo xấu
131
lượt xem 12
download
 
  Download Vui lòng tải xuống để xem tài liệu đầy đủ

Cho dạng mạch điện khảo sát (Mạch khuếch đại đa tầng ghép RC kiểu CE-CE gồm 2 transistor T1 và T2) cùng các điểm nối mạch như Hình 4-1, giả thiết transistor C1815 có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào.

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Báo cáo thí nghiệm điện tử tương tự-Bài 4 : Mạch ghép đa tầng

  1. Bài 4 : Mạch ghép đa tầng BÀI 4 : MẠCH KHUẾCH ĐẠI GHÉP ĐA TẦNG Điểm đánh giá CBGD nhận xét và ký tên Chuẩn bị Báo cáo Kiểm tra Kết quả Lý thuyết kết quả TN PHẦN I : PHẦN CÂU HỎI CHUẨN BỊ Ở NHÀ Vấn đề 1 : Cho dạng mạch điện khảo sát (Mạch khuếch đại đa tầng ghép RC kiểu CE-CE gồm 2 transistor T1 và T2) cùng các điểm nối mạch như Hình 4-1, giả thiết transistor C1815 có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào. Hãy xác định các tham số sau : 100 27K 100uF 10K 1K 1K 100K J4 IN 22uF C7 J2 T3 J3 22uF T1 330p T2 22uF 22uF J1 J5 470 4u7 120 0.1 4K7 27K 1K 27K T1:T3 - C1815 Mạch A3-1 Hình 4-1 Vẽ mạch tương đương AC toàn mạch : 31
  2. Bài 4 : Mạch ghép đa tầng Khảo sát DC : R BB1 = - Với T1 : VBB1 = I E1 ≈ I C1 = βI B1 I B1 = ⇒ 26 mV hie1 = = I C1 (mA) - - Với T2 : R BB2 = VBB 2 = I B2 = I E 2 ≈ I C 2 = βI B2 26 mV ⇒ hie 2 = = I C 2 (mA) Khảo sát AC : - Tổng trở ngõ vào của tầng T2 : R in 2 = - Độ lợi điện áp Av1 của tầng T1 : v out1 A v1 = = v in1 - Độ lợi điện áp Av2 của tầng T2 : v out 2 A v1 = = v in 2 - Độ lợi điện áp toàn mạch : Avo = Av1 x Av2 = - Tổng trở vào toàn mạch : Zi = - Tổng trở ra toàn mạch : Zo = Vấn đề 2 : Cho dạng mạch điện khảo sát (Mạch khuếch đại đa tầng ghép RC kiểu CE- CC gồm 2 transistor T1 và T3 ) cùng các điểm nối mạch như Hình 4-2, giả thiết transistor C1815 có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào. Biến trở VR đặt ở vị trí giữa. Hãy xác định các tham số sau : 32
  3. Bài 4 : Mạch ghép đa tầng 100 27K 100uF 10K 1K 1K 100K J4 IN 22uF C7 J2 T3 22uF T1 330p T2 J3 22uF 22uF J1 J5 470 4u7 120 0.1 4K7 27K 1K 27K T1:T3 - C1815 Vẽ mạch tương đương AC toàn mạch : Khảo sát DC : R BB1 = - Với T1 : VBB1 = I E1 ≈ I C1 = βI B1 I B1 = ⇒ 26 mV hie1 = = I C1 (mA) - Với T3 : R BB3 = VBB3 = I B3 = I E 3 ≈ I C 3 = β I B3 26 mV ⇒ hie 3 = = I C 3 (mA) 33
  4. Bài 4 : Mạch ghép đa tầng Khảo sát AC : - Tổng trở ngõ vào của tầng T3 : R in 3 = - Độ lợi điện áp Av1 của tầng T1 : v out1 A v1 = = v in1 - Độ lợi điện áp Av3 của tầng T3 mắc theo kiểu CC : A v3 = - Độ lợi điện áp toàn mạch : Avo = Av1 x Av3 = - Tổng trở vào toàn mạch : Zi = Zi1 = - Tổng trở ra toàn mạch : Zo = Vấn đề 3 : Cho dạng mạch điện khảo sát (Mạch khuếch đại vi sai gồm 2 transistor T1 và T2 ) cùng các điểm nối mạch như sau, giả thiết transistor C1815 có β = 250. Bỏ qua nội trở nguồn tín hiệu ở ngõ vào. Các biến trở VR đặt ở vị trí giữa. Hãy xác định các tham số sau : Vẽ mạch tương đương AC toàn mạch : Khảo sát DC : R BB1 = - Với T1 : VBB1 = I B1 = IE4 = 34
  5. Bài 4 : Mạch ghép đa tầng Khảo sát AC : - Tổng trở ngõ vào của mạch : Z in = - Độ lợi điện áp Av của mạch : vout Av = = vin Hãy cho biết biện pháp tăng hệ số nén đồng pha (CMRR) của mạch trên: ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ Hãy cho biết biến trở P2 có tác dụng như thế nào trên mạch: ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ ................................................................................................................................................ 35
  6. Bài 4 : Mạch ghép đa tầng PHẦN II: GHI NHẬN VÀ BÁO CÁO KẾT QỦA II.1. KHUẾCH ĐẠI GHÉP RC II.1.1 Khảo sát DC từng tầng đơn : 100 27K 100uF 10K 1K 1K 100K IN 22uF J4 C7 J2 T3 J3 22uF T1 330p T2 22uF J1 22uF J5 470 4u7 120 0.1 4K7 27K 1K 27K T1:T3 - C1815 a. Tầng T1 : Xác định điểm làm việc tĩnh Q1 (ICQ1, VCEQ1) của transistor T1 : Đo điện áp VCEQ1 = ............................................................................ Đo điện áp tại điểm A : VA = ............................................................................. VA − VCEQ1 ⇒ I CQ1 = = ........................................................................... R3 + R4 Vậy : Q1 (ICQ1, VCEQ1) = ........................................................................... b. Tầng T2 : Xác định điểm làm việc tĩnh Q2 (ICQ2, VCEQ2) của transistor T2 : Đo điện áp VCEQ2 = ............................................................................ VA − VCEQ1 ⇒ I CQ 2 = = ........................................................................... R10 + R11 Vậy : Q2 (ICQ2, VCEQ2) = ........................................................................... c. Tầng T3 : Xác định điểm làm việc tĩnh Q3 (ICQ3, VCEQ3) của transistor T3 : Đo điện áp VCEQ3 = ............................................................................ VA − VCEQ 3 ⇒ I CQ 3 = = ........................................................................... R7 Vậy : Q3 (ICQ3, VCEQ3) = ........................................................................... II.1.2 Khảo sát AC từng tầng đơn: II.1.2.A Khảo sát AC tầng T1 : Thông số cần đo Trị số điện áp vào VIN (p-p) = VOUT VOUT(p-p) Độ lợi điện áp Av = VIN(p-p) Độ lệch pha ΔΦ 36
  7. Bài 4 : Mạch ghép đa tầng ♦ Dùng dao động ký để quan sát tín hiệu và ghi nhận điện áp ngõ vào VIN và ngõ ra VOUT (tại cực C của T1). ♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị ở nhà (Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A1 Bảng A1 Thông số Tính toán lý thuyết Đo đạc thực nghiệm Av1 ΔΦ1 Zin1 Zout1 Nhận xét II.1.2.B Khảo sát AC tầng T2 : ♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị ở nhà (Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A2 Bảng A2 Thông số Tính toán lý thuyết Đo đạc thực nghiệm Av2 ΔΦ2 Zin2 Zout2 Nhận xét 37
  8. Bài 4 : Mạch ghép đa tầng II.1.2.C Khảo sát AC tầng T3 : ♦ So sánh các giá trị đo được ở trên với các kết qủa tính ở phần Câu hỏi chuẩn bị ở nhà (Phần I) trong Báo Cáo Thí Nghiệm. Ghi nhận xét vào bảng A3 Bảng A3 Thông số Tính toán lý thuyết Đo đạc thực nghiệm Av3 ΔΦ3 Zin3 Zout3 Nhận xét ♦ Dựa vào kết qủa đo được ở bảng 1, 2, 3 tính Av (Av tính) nếu ghép liên tầng : - T1&T2 : Av1,2 (tính) = Av1.Av2 = ………………………………… - T1&T3&T2 : Av1,3,2 (tính) = Av1.Av3. Av2 = ………………………………… II.1.3 Khảo sát mạch khuếch đại ghép 2 tầng RC (dùng transistor T1 & T2) : Bảng A4 Thông số cần đo Trị số điện áp vào VIN (p-p) = VOUT VOUT(p-p) Độ lợi điện áp Av1,2 = VIN(p-p) Độ lệch pha ΔΦΣ1,2 Tổng trở vào toàn mạch Zín1,2 Tổng trở vào toàn mạch Zout1,2 ♦ So sánh hệ số khuếch đại Av (tính) khi ghép liên tầng T1,T2 với kết qủa Av đo được bằng thực nghiệm . Giải thích. .......................................................................................................................................... ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ♦ Tính hệ số mất mát khi nối liên tầng: ΔAv (CR) [%] = [Av (tính) –Av (đo)].100/ Av(tính) = ............................................... ............................................................................................................................................ ............................................................................................................................................ 38
  9. Bài 4 : Mạch ghép đa tầng II.1.4 Khảo sát mạch khuếch đại ghép 2 tầng T1,T2 qua tầng lặp Emitter T3 (T1,T2& T3) : Bảng A5 Thông số cần đo Trị số điện áp vào VIN (p-p) = VOUT VOUT(p-p) Độ lợi điện áp Av1,3,2 = VIN(p-p) Độ lệch pha ΔΦΣ1,3,2 Tổng trở vào toàn mạch Zín1,3,2 Tổng trở vào toàn mạch Zout1,3,2 ♦ So sánh kết qủa Av1,3,2 (tính) khi ghép liên tầng T1,T3,T2 với kết qủa Av1,3,2 đo được bằng thực nghiệm. Giải thích. ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ............................................................................................................................................ ♦ Tính hệ số mất mát khi nối liên tầng: ΔAv (T3) [%] = [Av1,3,2 (tính) –Av1,3,2 (đo)].100/ Av1,3,2(tính) = ................................ ............................................................................................................................................ ............................................................................................................................................ ♦ So sánh giá trị hệ số mất mát hệ số khuếch đại trong hai trường hợp nối tầng bằng mạch CR và bằng tầng lặp lại emitter. Giải thích kết quả .......................................................................................................................................... ............................................................................................................................................ ♦ Giải thích vai trò của tầng đệm trong các mạch ghép liên tầng. .......................................................................................................................................... ............................................................................................................................................ II.2. KHUẾCH ĐẠI VI SAI R1 R6 100 R5 OUT B R10 2K 2K R2 C1 10K 1K R7 V 5K1 0.1 A J4 P1 P4 P2 20K 20K 100K R9 R3 P3 47K 5K 47K R8 1K5 390 D T1:T3,T5:T6 -C1815 Hình A4-9: Sơ đồ khuếch đại vi sai 39
  10. Bài 4 : Mạch ghép đa tầng Sử dụng các biến trở P1, P4 = 20K. và UB(T1) = UB (T2) = 0. Chênh lệch thế giữa hai collector của cặp transistor vi sai T1 - T2. Ura = ……………….. Nếu Ura = Uoffset ≠ 0 , giải thích nguyên nhân vì sao? .......................................................................................................................................... ............................................................................................................................................ .......................................................................................................................................... ............................................................................................................................................ Xác định chiều thế Ura, để xem transistor nào trong T1 –T2 cấm hơn. Đo thế UB0 tương ứng. .......................................................................................................................................... ............................................................................................................................................ .......................................................................................................................................... ............................................................................................................................................ Vặn các biến trở P1 và P4 của thiết bị chính để tăng dần từng bước UB (T1) hoặc UB (T2). Ở mỗi bước, đo các giá trị thế lối vào UB (T1) và UB (T2) và giá trị thế ra Ura tương ứng. Xác lập giá trị hệ số khuếch đại vi sai ứng với từng cặp U(In1), U(In2) theo biểu thức : Av = (Ura-Uoffset) / UB (T1) - UB (T2) UB (T1) UB (T2) Ura Av Xác định khoảng UB (T1) và UB (T2) mà hệ số K không đổi. .......................................................................................................................................... ............................................................................................................................................ .......................................................................................................................................... ............................................................................................................................................ Ngắt J1, nối J2. Lặp lại thí nghiệm trên. UB (T1) UB (T2) Ura Av So sánh kết quả cho 2 trường hợp. Giải thích vai trò của T3. .......................................................................................................................................... ............................................................................................................................................ .......................................................................................................................................... ............................................................................................................................................ ............................................................................................................................................ 40
ADSENSE

CÓ THỂ BẠN MUỐN DOWNLOAD

LV.15: Bộ Đồ Án Tốt Nghiệp Chuyên Ngành Cơ Khí
65 tài liệu
2431 lượt tải
THÔNG TIN
TRỢ GIÚP
HỖ TRỢ KHÁCH HÀNG
Theo dõi chúng tôi

Chịu trách nhiệm nội dung:

Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA

LIÊN HỆ

Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM

Hotline: 093 303 0098

Email: support@tailieu.vn

Giấy phép Mạng Xã Hội số: 670/GP-BTTTT cấp ngày 30/11/2015 Copyright © 2022-2032 TaiLieu.VN. All rights reserved.

 

Đồng bộ tài khoản
11=>2