Cấu trúc máy tính - Bài 7 Bộ định thời 8253

Chia sẻ: Lê Minh Hoàng | Ngày: | Loại File: PDF | Số trang:48

Thêm vào BST

Báo xấu

145
lượt xem 16
download

Download Vui lòng tải xuống để xem tài liệu đầy đủ

Giới thiệu 2. Bộ định thời 8253 3. Từ điều khiển và khởi tạo 8253 4. Các chế độ tạo xung ra 5. Nối ghép 8253/8254 ở máy tính XT 6. Một số lập trỡnh ứng dụng bộ định thời 8253 .1. Giới thiệu RES 14,31818 Mhz X1 D Q 510 ? 510 ? CK RESET tới 8088 OSC X2 XTAL OSC Chia 3 SYNC Chia 2 SYNC NC DMAWAIT F/ C EFI CSYNC RDY1 RDY2 AEN1 AEN2 CK D FF2 Q

Chủ đề:

Bình luận(0) Đăng nhập để gửi bình luận!

Lưu

Nội dung Text: Cấu trúc máy tính - Bài 7 Bộ định thời 8253

bµi 7 Bé ®Þnh thêi 8253
1. Giíi thiÖu 2. Bé ®Þnh thêi 8253 3. Tõ ®iÒu khiÓn vµ khëi t¹o 8253 4. C¸c chÕ ®é t¹o xung ra 5. Nèi ghÐp 8253/8254 ë m¸y tÝnh XT 6. Mét sè lËp trình øng dông bé ®Þnh thêi 8253
1. Giíi thiÖu D RESET RES Q tíi 8088 CK OSC 510 Ω 14,31818 X1 14,3818 Mhz XTAL Mhz 510 Ω OSC ®Õn khe c¾m X2 më réng Chia 3 Chia 2 PCLK 2,38683 Mhz F/ C SYNC SYNC NC tíi 8253 EFI CSYNC CLK RDY1 4,772776 Mhz DMAWAIT RDY2 tíi 8088 AEN1 READY CK AEN2 CK tíi 8088 D Q /WAIT D Q FF2 RDY FF2 ASYNC H×nh 1.8. M¹ch t¹o xung ®ång hå 8284A
 Trong c¸c hÖ m¸y tÝnh, ng êi ta dïng mét bé dao ®éng ®ång hå ®Ó ®ång bé ho¹t ®éng cña tÊt c¶ c¸c chip vi m¹ch nèi tíi CPU.  TÇn sè ®ång hå cao nhÊt dïng cho bé vi xö lý 80x86.  C¸c thiÕt bÞ ngo¹i vi lµm viÖc víi tÇn sè thÊp h¬n.
 Bé ®Þnh thêi 8253/54 dïng ®Ó gi¶m tÇn sè theo yªu cÇu cña c¸c øng dông.  M¸y tÝnh IBM PC/XT dïng chip 8253.  Tõ thÕ hÖ IBM PC/AT dïng chip 8254.  8253/54 Bè trÝ ch©n gièng nhau, 8254 t¬ng thÝch víi
2. Bé ®Þnh thêi 8253 BUS d÷ liÖu vµ ®iÒu khiÓn néi bé * Tæ chøc khèi D0-D7 Data §Öm d÷ Bé ®Õm 0 CLK0 liÖu Gate0 Out0 RD CLK1 WR §äc ghi Bé ®Õm 1 Gate1 A0 l«gich Out1 A1 CS Thanh ghi Bé ®Õm 2 CLK2 tõ ®/k Gate2 Out2 H×nh 9.1 S¬ ®å khèi bé ®Þnh thêi
D7 1 24 Vcc D6 2 23 WR D5 3 22 RD D4 4 8 21 CS D3 5 20 A1 D2 6 2 19 A0 D1 7 5 18 CLK2 D0 8 3 17 OUT2 CLK0 9 16 GATE2 OUT0 10 15 CLK1 GATE 0 11 14 GATE1 GND 12 13 OUT1 CLK0 D7-D0 GATE0 OUT0 WR CLK1 8253 GATE1 RD OUT1 A0 CLK2 A1 GATE2 OUT2 CS Bè trÝ ch©n
B¶ng 9.1. §Þnh ®Þa chØ cæng cña 8253/54 CS A1A0 Cæng 0 0 0 Bé ®Õm 0 0 0 1 Bé ®Õm 1 0 1 0 Bé ®Õm 2 0 1 1 Thanh ghi ®iÒu khiÓn 1 x x Kh«ng chän
3. tõ ®iÒu khiÓn vµ Khëi t¹o 8253 D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RL1 RL0 M2 M1 M0 BCD 0 Bé ®Õm nhÞ ph©n 1 BCD (4 decades) Chän chÕ ®é 00 Chèt bé ®Õm 000 Mode 0 01 N¹p LSB 001 Mode 1 00 Chän bé ®Õm 0 10 N¹p MSB x10 Mode 2 01 Chän bé ®Õm 1 11 N¹p LSB tríc x11 Mode 3 10 Chän bé ®Õm 2 MSB sau 100 Mode 4 11 Kh«ng hîp lÖ 101 Mode 5 H×nh 13.3. Tõ ®iÒu khiÓn 8253/54
D0: chän hÖ ®Õm  NhÞ ph©n (0-FFFFH) hay  BCD (0- 9999H).  Sè chia lín nhÊt lµ:  2 16 víi ®Õm NhÞ ph©n vµ  10 4 víi ®Õm BCD.  Trêng hîp sè ®Õm lín nhÊt lµ 65.536D hoÆc 10000 BCD, bé ®Õm cÇn n¹p gi¸ trÞ 0.
D1, D2, D3: Chän chÕ ®é Cã 6 chÕ ®é t¹o xung ra Mode 0 T¹o xung khi ®Õm hÕt Mode 1 T¹o 1 xung b»ng phÇn cøng Mode 2 T¹o xung tû lÖ Mode 3 T¹o xung vu«ng Mode 4 T¹o xung kÝch ph¸t b»ng phÇn mÒm Mode 5 T¹o xung kÝch ph¸t b»ng phÇn cøng
D4 vµ D5: chän byte n¹p sè ®Õm  Bus d÷ liÖu cña 8253/54 lµ 1 byte, nhng sè chia cÇn n¹p cã thÓ lªn ®Õn 2 byte (FFFFH).  Dïng D4, D5 ®Ó chän c¸ch n¹p sè chia. 1. N¹p byte träng sè cao (MSB). 2. N¹p byte träng sè thÊp (LSB) 3. N¹p LSB tríc vµ MSB sau.
tõ ®iÒu khiÓn vµ Khëi t¹o 8253 D7 D6 D5 D4 D3 D2 D1 D0 SC1 SC0 RL1 RL0 M2 M1 M0 BCD 0 Bé ®Õm nhÞ ph©n 1 BCD (4 decades) Chän chÕ ®é 00 Chèt bé ®Õm 000 Mode 0 01 N¹p LSB 001 Mode 1 00 Chän bé ®Õm 0 10 N¹p MSB x10 Mode 2 01 Chän bé ®Õm 1 11 N¹p LSB tríc x11 Mode 3 10 Chän bé ®Õm 2 MSB sau 100 Mode 4 11 Kh«ng hîp lÖ 101 Mode 5 H×nh 13.3. Tõ ®iÒu khiÓn 8253/54
VÝ dô Ch©n CS cña 8253/54 ®îc kÝch ho¹t bëi ®Þa chØ A7-A2 =100101. a) T×m ®Þa chØ cæng g¸n cho 8253/54 b) LËp tr×nh cho Bé ®Õm 0 ®Ó t¹o xung vu«ng tÇn sè ra 10KHz nÕu CLK0=1,2MHz c) LËp tr×nh bé ®Õm 2 ®Ó cã tÇn sè ra b»ng 1KHz nÕu tÇn sè vµo lµ 2MHz
Gi¶i: a) T×m ®Þa chØ cæng: CS A1A0 Cæng §C cæng (hex) 1001. 01 00 Bé ®Õm 0 94 1001. 01 01 Bé ®Õm 1 95 1001. 01 10 Bé ®Õm 2 96 1001. 01 11 Thanh ghi §K 97 b) LËp tr×nh bé ®Õm 0 + HÖ sè chia: K=Fvµo/Fra = 1,2MHz/10KHz=1200/10=120
Ch¬ng tr×nh MOV AL,13H OUT 97H,AL MOV AL,120 OUT 94H,AL c) LËp tr×nh bé ®Õm 2  Sè chia: K= 1,2MHz/500 Hz= 1200/0.5=2400  Tõ ®iÒu khiÓn: 1011.0110=B6H Ch¬ng tr×nh nh sau: MOV AL,B6H OUT 97H,AL MOV AX,2400 OUT 96H,AL MOV AL,AH
4. C¸c chÕ ®é t¹o xung ra cña 8253 Cã 6 chÕ ®é t¹o xung ra Mode 0 T¹o xung khi ®Õm hÕt Mode 1 T¹o 1 xung b»ng phÇn cøng Mode 2 T¹o xung tû lÖ Mode 3 T¹o xung vu«ng Mode 4 T¹o xung kÝch ph¸t b»ng phÇn mÒm Mode 5 T¹o xung kÝch ph¸t b»ng
Mode 0: T¹o xung khi ®Õm hÕt.  Víi GATE=1, ®Çu tiªn bé ®Õm t¹o tÝn hiÖu ra ë møc thÊp vµ duy tr × møc nµy trong khi ®Õm.  Khi ®Õm hÕt, lèi ra chuyÓn lªn møc cao vµ ë møc nµy cho ®Õn khi sè ®Õm míi ®îc n¹p.  §é réng cña xung thÊp ®îc tÝnh: t= N x T Trong ®ã, N lµ sè ®Õm. T lµ chu kú CLK.
VÝ dô: Mode0 Cho GATE1=1, CLK1=1 MHz vµ sè ®Õm N =1000. X¸c ®Þnh tÝn hiÖu ra OUT1 nÕu bé ®Õm ë Mode0. Gi¶i: Tclk1=1/F=1/1MHz=1µs. TÝn hiÖu OUT1 thÊp trong kho¶ng thêi gian 1000 x 1 µs = 1 ms. GATE1= 1000x1 µs=1ms 1 OUT1 W
Mode 1: T¹o 1 xung kÝch ph¸t b»ng phÇn cøng  Khi ch©n GATE cã 1 sên xung d ¬ng tõ 0 lªn 1, ë ®Çu ra OUT tõ cao xuèng thÊp  Sau khi ®Õm hÕt th× OUT chuyÓn lªn cao, t¹o ®é réng xung NxT.  Sên GATE lµ kÝch ph¸t phÇn cøng.