Chương 5: Hệ tuần tự
lượt xem 104
download
Nội dung: Giới thiệu, Các mạch chốt, Flip-flop, Chuyển đổi giữa các loại Flip-flops, Ứng dụng của các Flip-flop. Mạch logic tuần tự là mạch có các ngõ ra tùy thuộc không chỉ vào trạng thái hiện tại của các ngõ vào mà còn tùy thuộc vào một chuỗi các ngõ vào trước đó.
Bình luận(0) Đăng nhập để gửi bình luận!
Nội dung Text: Chương 5: Hệ tuần tự
- Chương 5: Hệ tuần tự Giới thiệu Các mạch chốt Flip-flop Chuyển đổi giữa các loại Flip-flops Ứng dụng của các Flip-flop Khoa KTMT Vũ Đức Lung 1
- Giới thiệu Electronics Systems Analog Systems Digital Systems Sequential Combinational Synchronuos Asynchronuos Khoa KTMT Vũ Đức Lung 2
- Giới thiệu (tt) Mạch logic tuần tự là mạch có các ngõ ra tùy thuộc không chỉ vào trạng thái hiện tại của các ngõ vào mà còn tùy thuộc vào một chuỗi các ngõ vào trước đó. Ngõ vào Ngõ ra MẠCH TỔ H Ợ P PHẦN TỬ NHỚ Khoa KTMT Vũ Đức Lung 3
- Các mạch chốt Flip_Flop: là mạch tuần tự mà nó thường lấy mẫu các ngõ vào và làm thay đổi các ngõ ra tại những thời điểm xác định bởi xung clock. Latch (chốt): là mạch tuần tự mà nó liên tục xem xét các ngõ vào và làm thay đổi các ngõ ra bất cứ thời điểm nào không phụ thuộc vào xung clock. LATCH Ungated latch Gated latch Khoa KTMT Vũ Đức Lung 4
- Ungated SR Latch Dùng cổng NOR: S R Q(t+1) R ( et Res ) 1 . Q 0 0 Q(t) No change 0 1 0 Clear to 0 S 2 . Q 1 1 0 1 1 X Set to 1 Indeterminate ( ) Set S Q R Q Khoa KTMT Vũ Đức Lung 5
- Ungated SR-Latch (tt) Dùng cổng NAND: S R Qt+1Qt+1 S ( ) Set 1 . Q 0 0 1 1 Cấm 0 1 1 0 1 0 0 1 R 2 . Q 1 1 Qt Qt ( et Res ) S Q R Q Khoa KTMT Vũ Đức Lung 6
- Gated SR-latch Ngõ vào cho phép C còn được gọi là ngõ vào xung clock (CK). Chốt SR này còn được gọi là chốt SR có ngõ vào xung clock tích cực cao. Khoa KTMT Vũ Đức Lung 7
- D latch D Q D Q(t+ 1) Q 0 0 Clear to 0 C 1 1 Set to 1 U 1 2 D 1 2 U 3 3 1 _ 3 Q AN D 2 N O R 2 C U 4 U 2 2 2 1 U 5 1 3 Q 2 1 3 N O R 2 AN D 2 N O T Khoa KTMT Vũ Đức Lung 8
- JK latch Từ mạch lật SR Khắc phục nhược điểm của SR J K Q( t+ 1) J Q 0 0 Q(t) No change C Q 0 1 0 Clear to 0 K 1 0 1 Set to 1 1 1 Q (t ) Complement Khoa KTMT Vũ Đức Lung 9
- T latch Từ JK latch Nối J với K T Q T Q(t+ 1) Q 0 Q(t) No change C 1 Q (t ) Complement Khoa KTMT Vũ Đức Lung 10
- Flip-flop Chủ tớ Gated latch có nhược điểm: xung clock phải đủ ngắn để đảm bảo nội dung của linh kiện nhớ chỉ cập nhật một lần cho mỗi xung Giải pháp: điều khiển theo cấu hình chủ tớ Master Slave Latch Latch Sm Ss S Q S Q S Q Q C C Rs C Rm R Q R R Q Q Q Khoa KTMT Vũ Đức Lung 11
- Flip-flop kích cạnh Flip-flop D với chuyển tiếp dương: D Q CK D Q + Q + 0 0 1 C Q 1 1 0 0 x Khoâg i n ñoå 1 x Khoâg i n ñoå Clock Output Chuyển tiếp lề cannot dương change Khoa KTMT Vũ Đức Lung 12
- D-FF kích cạnh lên Biểu đồ trạng thái Time Khoa KTMT Đồ thị dạĐức Lung hiệu Vũ ng tín 13
- D-FF kích cạnh xuống Flip-flop D với chuyển tiếp âm D Q C Q Khoa KTMT Vũ Đức Lung 14
- T-FF kích cạnh Khoa KTMT Vũ Đức Lung 15
- T-FF kích cạnh xuống Khoa KTMT Vũ Đức Lung 16
- Bảng kích thích của bốn mạch Flip-flop Q(t) Q(t+1) S R D Q(t) Q(t+1) D SR 0 0 0 X 0 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 X 0 1 1 1 Q(t) Q(t+1) J K Q(t) Q(t+1) T J 0 0 0 X 0 0 0 K 0 1 1 x T 0 1 1 1 0 x 1 1 0 1 1 1 X 0 1 1 0 Khoa KTMT Vũ Đức Lung 17
- Các ngõ vào bất đồng bộ Preset (Pr) và Clear (Cl): Các ngõ vào này sẽ làm thay đổi giá trị ngõ ra tức thời, bất chấp xung clock – Khi ngõ vào Preset tích cực thì ngõ ra Q được set lên 1. – Khi ngõ vào Clear tích cực thì ngõ ra Q được xóa về 0. Vd: IC 74LS47 gồm 2 D-FF Pr D Q CK Q Cl Khoa KTMT Vũ Đức Lung 18
- Chuyển đổi giữa các loại Flip-flops Đa số trên thực tế các loại flip-flop được sản xuất: D và JK Quá trình chuyển đổi gồm các bườc sau: – Lập bảng kích thích của cả 2 loại flip-flop – Coi các ngõ vào của FF nguồn là hàm, còn các ngõ vào của FF đích + Q(t) là các biến của hàm – Rút gọn hàm – Vẽ Mạch Ví dụ: – Chuyển đổi Flip-flop JK thành T – JK thành D – RS thành JK Khoa KTMT Vũ Đức Lung 19
- Ứng dụng của các Flip-flop Công tắc triệt tiêu bounce Các bộ ghi Các bộ đếm Bộ nhớ truy cập ngẫu nhiên Khoa KTMT Vũ Đức Lung 20
CÓ THỂ BẠN MUỐN DOWNLOAD
-
CHƯƠNG 5: MẠCH TUẦN TỰ
26 p | 570 | 130
-
Bài giảng - Chương 5: Hệ tuần tự
21 p | 277 | 94
-
Bài giảng Bảo vệ Rơ le và tự động hóa trong hệ thống điện: Chương 5 - Đặng Tuấn Khanh
39 p | 297 | 94
-
Chương 5: Kỹ thuật lập trình điều khiển trình tự
6 p | 237 | 83
-
Bài giảng điện tử số I - Chương 5
21 p | 209 | 62
-
Bài giảng kỹ thuật số - Chương 5
59 p | 259 | 56
-
Kỹ thuật số - Chương 5 Mạch tuần tự (Sequential Circuits)
64 p | 428 | 44
-
Bài giảng Kỹ thuật số - Chương 5: Hệ tuần tự
27 p | 152 | 31
-
Chương 5: lý thuyết hệ tuần tự
68 p | 134 | 26
-
Bài giảng Kỹ thuật số - ThS. Nguyễn Lê Tường
106 p | 91 | 19
-
Giáo trình thủy khí-Chương 5
18 p | 177 | 14
-
Bài giảng Kỹ thuật số - Chương 5: Hệ tuần tự (Slide)
59 p | 64 | 12
-
Giáo trình -Kỹ thuật số và mạch logic-chương 5
21 p | 76 | 8
-
Bài giảng về Kỹ thuật số - Chương 5
21 p | 70 | 8
-
Bài giảng môn Điện tử số - ThS. Trần Thúy Hà
273 p | 37 | 7
-
Bài giảng Nhập môn cơ điện tử: Chương 5 - TS. Nguyễn Anh Tuấn
29 p | 19 | 5
-
Bài giảng Kỹ thuật số - Chương 5.1: Hệ tuần tự (Sequential circuits)
29 p | 12 | 3
Chịu trách nhiệm nội dung:
Nguyễn Công Hà - Giám đốc Công ty TNHH TÀI LIỆU TRỰC TUYẾN VI NA
LIÊN HỆ
Địa chỉ: P402, 54A Nơ Trang Long, Phường 14, Q.Bình Thạnh, TP.HCM
Hotline: 093 303 0098
Email: support@tailieu.vn